[发明专利]垂直DMOS晶体管

权利要求书

1.一种晶体管，其特征在于，该晶体管包含包含：

一个半导体本体；

一个第一导电类型的本体区，形成在半导体本体中；

一个栅极电极，与本体区部分重叠，并且通过栅极电介质层，与半导体本体绝缘；

一个第二导电类型的源极扩散区，形成在栅极电极第一侧的本体区中；

一个沟槽，形成在栅极电极第二侧的半导体本体中，栅极电极的第二侧与第一侧相对，沟槽内衬侧壁电介质层；以及

一个第二导电类型的掺杂侧壁区，沿沟槽侧壁形成在半导体本体中，掺杂侧壁区构成晶体管的垂直漏极电流通路。

2.如权利要求1所述的晶体管，其特征在于，其中沟槽内衬一个薄电介质层，作为侧壁电介质层，一个底部电介质层填充在沟槽底部，一个导电层填充在底部电介质层上方，导电层电连接到栅极电极或源极电极。

3.如权利要求2所述的晶体管，其特征在于，其中导电层电连接到栅极电极，构成垂直漏极电流通路的沟槽导电场板，当晶体管接通时，场板偏置到累加态，以降低垂直漏极电流通路的电阻率。

4.如权利要求2所述的晶体管，其特征在于，其中薄电介质层包含一个薄氧化层，沟槽中的导电层包含一个多晶硅层。

5.如权利要求2所述的晶体管，其特征在于，其中半导体本体包含：

一个第一导电类型的衬底；

一个第二导电类型的掩埋层，形成在衬底上；以及

一个第二导电类型的外延层，形成在衬底上，

其中沟槽至少触及掩埋层，晶体管的漏极电流穿过掺杂侧壁区，流至掩埋层。

6.如权利要求5所述的晶体管，其特征在于，该晶体管还包含： 

一个第二沟槽，形成在半导体本体中，远离沟槽，至少触及掩埋层，第二沟槽内衬侧壁电介质层，并用导电层填充；以及

一个第二导电类型的沟槽底部掺杂区，形成在第二沟槽以下的半导体本体中，

其中第二沟槽的导电层与沟槽底部掺杂区和掩埋层电接触，构成沟槽漏极电极的导电层传导晶体管的漏极电流。

7.如权利要求6所述的晶体管，其特征在于，其中导电层是由铝或钨的其中一种构成的。

8.如权利要求1所述的晶体管，其特征在于，该晶体管还包含一个第二导电类型的沟槽底部掺杂区，形成在沟槽以下的半导体本体中，并且与掺杂侧壁区电接触，掺杂侧壁区沿沟槽侧壁，形成在半导体本体中，

其中沟槽的侧壁电介质层足够厚，使得导电层与掺杂侧壁区电绝缘，用导电层填充沟槽，导电层与沟槽底部掺杂区电接触，导电层构成沟槽漏极电极；并且

其中垂直漏极电流通路中的晶体管漏极电流，直接流至沟槽底部掺杂区和沟槽漏极电极。

9.如权利要求8所述的晶体管，其特征在于，其中导电层包含铝或钨的其中一种。

10.如权利要求8所述的晶体管，其特征在于，其中半导体本体包含：

一个第一导电类型的衬底；

一个第二导电类型的掩埋层，形成在衬底上；

一个第二导电类型的外延层，形成在衬底上，

其中本体区作为第一导电类型的阱区，

沟槽至少触及掩埋层，晶体管的漏极电流流经掺杂侧壁区，流至掩埋层或沟槽底部掺杂区，然后流至沟槽漏极电极。

11.如权利要求8所述的晶体管，其特征在于，其中半导体本体包含：

一个第一导电类型的衬底；

一个形成在衬底上的外延层；以及

一个第一导电类型的阱区，形成在外延层中，

其中本体区和沟槽都形成在阱区中。

12.如权利要求1所述的晶体管，其特征在于，该晶体管还包含一个第二导电类型的沟槽底部掺杂区，形成在沟槽以下的半导体本体中，并且与掺杂侧壁区电接触，掺杂侧壁区沿沟槽的侧壁形成在半导体本体中，

其中沟槽内衬薄电介质层，作为侧壁电介质层，在沟槽的底部，用底部电介质层填充在沟槽的周边部分，第一导电层在底部电介质层上方，导电层电连接到栅极电极或源极电极；并且

其中沟槽的剩余部分用第二导电层填充，第二导电层与沟槽底部掺杂区电接触，第二导电层通过电介质层，与第一导电层电绝缘，第二导电层构成沟槽漏极电极；并且

其中垂直漏极电流通路中的晶体管漏极电流，直接流至沟槽底部掺杂区和沟槽漏极电极。