[发明专利]基于FPGA的ZigBee无线传感网络IP核构建方法

说明书

一、技术领域

本发明涉及FPGA嵌入ZigBee IP核的应用，尤其涉及一种基于FPGA平台上的ZigBee无线传感网络IP核构建方法，属于无线传感网络设备及应用的技术领域。

二、背景技术

目前市场上的ZigBee具有成本低、组网简单、网络容量大等特点，但缺点是只能在ZigBee芯片上实现其功能，运算速度慢、系统响应时间长、逻辑功能简单等特点。随着微电子技术、纳米技术和可编程器件以及EDA开发工具的发展，使得在FPGA芯片上实现其功能成为可能。因此设计一款可移植、配置简单、应用效率高且成本更小的基于FPGA的ZigBee IP核是很有必要的。在FPGA中不仅可以完全实现ZigBee的全部功能而且还能对所得到的数据进行快速的数据处理。本文公开一种基于FPGA的ZigBee无线传感网络IP核构建方法。

三、发明内容

1、发明目的

现有的ZigBee处理器是基于CMOS工艺的，虽然具有较低的系统功耗，但是其设计复杂、可移植性差，应用效率不高。本发明采用对ZigBee IP核设计嵌入到FPGA中，目的是为了克服ZigBee芯片的局限性、移植性差的特点，提供一种基于可编程门阵列(FPGA)的ZigBee的IP核构建方法，它可实现ZigBee全部功能；且具有移植性强、配置简单等特点，提高系统集成运算数据速度。

2、技术方案

1)、本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法，它是由处理器模块、Avalon总线、计数器模块、异步通信模块、无线通信模块、数字频率控制模块、瞬时记忆存储模块、DMA控制模块、电源控制模块等组成。它们之间的信号流向及位置连接如下所述：

NiosII CPU处理器一端连接到Avalon总线，另外一端连接到调试接口；计数器模块一端连接到总线上另一端连接到数据控制端；无线通信模块一端连接到发射端控制器另一端连接到总线上。

①总线控制仲裁模块(01)一端接到NiosII CPU控制器(02)，一端接到瞬时记忆存储模块(06)，其接受来自CPU的控制数据通过Avalon总线对无线模块的控制；

②无线通信模块(05)是整个IP核的核心部件，其采用ZigBee协议规定的无线收发模式进行组网。总线控制仲裁(01)接到瞬时记忆存储模块(06)上，实现接收数据的缓存，以便CPU对数据的处理。通过计数器模块(03)完成一次收发信号的周期分配。

③异步通信模块(04)接到Avalon总线上，通过对信号的异步通信处理完成对数据的采集处理，通过数字频率控制模块(07)完成对信号的数字分频完成对信号发射的准备。

④DMA模块(08)用于将传送到模块的信息复制到内存(RAM)，并允许已处理的信息自动从内存移到外部外围装置。便于设备对信号的存储功能。

⑤电源控制模块(09)控制整个IP核工作电压与电流，为系统上电做工作。

2)、本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法，该方法的具体步骤如下，其流程图如图所示。

步骤一：硬核构建。根据ZigBee输入输出协议要求，将设计目标分为各个功能模块。功能模块主要包括总线控制仲裁模块(01)、NiosII CPU控制器(02)、计数器模块(03)、异步互信模块(04)、无线通信模块(05)、瞬时记忆存储模块(06)、数字频率控制模块(07)、DMA控制模块(08)、电源控制模块(09)。然后采用硬件描述语言Verilog HDL编写代码构建硬核并实现各部分功能，同时应编写逻辑约束条件来满足要求。

步骤二：硬核功能与逻辑仿真。应用ModelSim仿真工具对所构建硬核各个模块及顶层模块进行功能仿真，根据仿真结果的波形来验证设计的正确性。如果不满足则应修改代码，直到完成各部分功能要求为止。应用QuartusII软件编译环境创建工程文件，将上步通过仿真的各部分功能模块文件作为输入文件，设置编译换将参数是编译完成后输出网表文件和输入输出的端口文件。

步骤三：软核构建。通过NiosII构建无线通信模块(05)和数字频率控制模块(07)实现无线数据的收发功能。

步骤四：激励仿真和端口验证：在布线布局之前对网表文件进行功能验证，根据仿真结果判断整体功能是否满足设计要求。若不满足，则返回步骤一，修改不满足的代码，直到满足为止。