[发明专利]基于FPGA的ZigBee无线传感网络IP核构建方法

权利要求书

1.本发明是一种基于FPGA的ZigBee无线传感网络IP核构建方法，其特征在于：它是由处理器模块、Avalon总线、计数器模块、异步通信模块、无线通信模块、数字频率控制模块、瞬时记忆存储控制模块、DMA控制模块、电源控制模块等组成。它们之间的信号流向及位置连接如下所述：NiosII CPU处理器一端连接到Avalon总线，另外一端连接到调试接口；计数器模块一端连接到总线上另一端连接到数据控制端；无线通信模块一端连接到发射端控制器另一端连接到总线上。

所述的计数器模块由一个8位计数器、一个16位计数器、一个协议地址计数器组成，完成对数据的计数功能，其模块接在总线上可以通过总线控制模块完成对所有流经总线的数据进行计数工作。

所述的异步通信模块在发送数据时，所发送的数据之间的时隙可以是任意的，当然，接收端必须时刻做好接收的准备。发送端可以在任意时刻开始发送数据，因此必须在每一个字符的开始和结束的地方加上标志，即加上开始位和停止位，以便使接收端能够正确地将每一个字符接收下来。

所述的无线通信模块是整个ZigBee IP核的核心部分，主要由无线存储器、CSMA／CA闸门处理器、无线数据接口等组成，通过Avalon总线与总线仲裁控制模块连接，通过总线控制核CPU控制器对无线通信模块进行控制完成无线通信的目的。

所述的数字频率控制模块是对数据进行频率控制的，对于新接收的数据通过此模块完成分频控制，对信号的增益和频率双重控制，达到符合其发送数据的功能，此模块与无线通信模块互通，通过NiosII CPU控制其分频信号最后完成发送。

所述的瞬时记忆存储模块是对采集的数据进行瞬时记忆存储的，通过无线通信模块的数据和总线控制模块的数据能瞬时的存储到此模块中在通过NiosII CPU处理通过无线通信模块发送出去。

所述的DMA模块用于将传送到模块的信息复制到内存(RAM)，并允许已处理的信息自动从内存移到外部外围装置。便于设备对信号的有储功能。

所述的电源控制模块控制整个IP核工作电压与电流，为系统上电做工作。

2.根据权利要求1所述的一种基于FPGA的ZigBee无线传感网络IP核构建方法，其特征在于：该方法的具体步骤如下：

步骤一：硬核构建。根据ZigBee输入输出协议要求，将设计目标分为各个功能模块。功能模块主要包括总线控制仲裁模块、NiosII CPU控制器、计数器模块、异步互信模块、无线通信模块、瞬时记忆存储模块、数字频率控制模块、DMA控制模块、电源控制模块。然后采用硬件描述语言Verilog HDL编写代码构建硬核并实现各部分功能，同时应编写逻辑约束条件来满足要求。

步骤二：硬核功能与逻辑仿真。应用ModelSim仿真工具对所构建硬核各个模块及顶层模块进行功能仿真，根据仿真结果的波形来验证设计的正确性。如果不满足则应修改代码，直到完成各部分功能要求为止。应用QuartusII软件编译环境创建工程文件，将上步通过仿真的各部分功能模块文件作为输入文件，设置编译换将参数是编译完成后输出网表文件和输入输出的端口文件。

步骤三：软核构建。通过NiosII构建无线通信模块和数字频率控制模块实现无线数据的收发功能。

步骤四：激励仿真和端口验证：在布线布局之前对网表文件进行功能验证，根据仿真结果判断整体功能是否满足设计要求。若不满足，则返回步骤一，修改不满足的代码，直到满足为止。

步骤五：生成ZigBee IP核。逻辑仿真后会生成一个网表文件和对应的端口输入输出文件。在QuartusII软件下，建立顶层设计文件调用生成的ZigBee IP核，分配输入输出以备其它模块调用。

3.根据权利要求2所述其特征在于：步骤二中所述的硬核是基于Verilog语言描述的并在QuartusII编译环境下综合实现的。QuartusII编译环境是ALTERA公司推出的FPGA集成开发环境，功能主要包括设计输入、综合、仿真、实现和下载，覆盖了FPGA开发的全过程，功能上来说不需要借助其他任何第三方EDA软件。