[发明专利]半导体装置及其制造方法在审
| 申请号: | 201310647834.7 | 申请日: | 2013-12-04 |
| 公开(公告)号: | CN103871979A | 公开(公告)日: | 2014-06-18 |
| 发明(设计)人: | 友永义幸;大井田充;渡邉胜己;佐藤秀成 | 申请(专利权)人: | 株式会社吉帝伟士 |
| 主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L21/50;H01L21/60 |
| 代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 郭放;许伟群 |
| 地址: | 日本大分*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 及其 制造 方法 | ||
相关申请的交叉引用
本申请要求2012年12月7日提交的申请号为2012-267892的日本专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明涉及半导体装置及其制造方法。尤其是涉及密封发热多的半导体芯片的、同时实现了低热阻化以及高密度化的半导体封装及其制造方法。
背景技术
以往,作为图形处理器等发热较多的半导体芯片用封装,公知有内置散热板的封装。作为散热板的上表面完全地外露的封装,例如已知有日本特开2012-94592号记载的半导体装置,然而,由于因外露的散热板与密封材料的热膨胀率不同而产生应变,因此在散热板与密封材料的紧贴强度方面存在问题,而希望将散热板密封在封装内部。
(现有技术文献)
(专利文献)
专利文献1:日本特开2012-94592号公报
图5示出在封装内部密封散热板的现有的BGA封装的截面的一个例子。即,将散热板密封在封装内部的现有的BGA封装包括:基板10;利用粘接剂14固定于上述基板10上的半导体芯片13;键合线15;配置于半导体芯片13上的间隔件16;利用粘接剂17固定在上述间隔件16上的散热板18;以及由密封它们的密封材料形成的密封层19。
在基板10的背面形成有多个外部端子12,在基板10的表面形成有与外部端子12电连接的多个键合端子11。半导体芯片13的表面上形成有多个键合焊盘21(图6),上述键合焊盘21与键合端子11通过键合线15来连接。
在这种结构中,由于密封材料是最后注入的,因此,在散热板18与半导体芯片13之间形成空隙,存在耐热性会劣化的担忧。
另外,在这种结构中,由于需要在半导体芯片13的表面形成间隔件16,因此在键合线的布设方面存在限制。即,如图6所示,难以设置连接半导体芯片13表面的键合焊盘22、23之间的键合焊盘间键合线20。
在设置图6那样的键合焊盘间键合线20的情况下,难以将散热板与半导体芯片一起密封。于是,不得不形成为图7的剖面图那样的结构,而研究了使用高热传导密封部件作为密封部件。然而,由于高热传导密封部件粘性高、密封性恶化,因此产生了线偏移(ワイヤ流れ;wire sweep)大、会发生键合线间的电短路的问题。
发明内容
本发明是鉴于上述课题而完成的,其目的在于提供同时实现低热阻化以及高密度化、耐热性优异的半导体装置及其制造方法。另外,其目的还在于提供键合线的配置的自由度大、或者不产生线偏移的问题的半导体装置及其制造方法。
为了解决上述课题,本发明的一个实施方式的半导体装置的特征在于,具备:基板,该基板在背面具有多个外部端子,在表面具有与多个外部端子电连接的多个键合端子;半导体芯片,该半导体芯片搭载在基板的表面上,在上述半导体基板的表面上具有多个键合焊盘;多个键合线,所述多个键合线对多个键合焊盘之间或者多个键合端子与多个键合焊盘之间分别进行连接;第一密封层,该第一密封层对基板的表面、多个键合线以及半导体芯片进行密封;以及第二密封层,该第二密封层形成在第一密封层上,比第一密封层的热传导率高。
优选地,具备散热板,该散热板由粘接剂固定在第一密封层上,并由第二密封层包围;优选地,粘接剂的热传导率比第一密封层的热传导率高。
本发明的一个实施方式的半导体装置的特征在于,具备:基板,该基板在背面具有多个外部端子,在表面具有与多个外部端子电连接的多个键合端子;半导体芯片,该半导体芯片搭载在基板的表面上,在上述半导体的表面具有多个键合焊盘;多个键合线,所述多个键合线对多个键合焊盘之间或者多个键合端子与多个键合焊盘之间分别进行连接;第一密封层,该第一密封层密封基板的表面、多个键合线以及半导体芯片;散热板,该散热板由粘接剂固定在第一密封层上;以及第二密封层,该第二密封层形成在第一密封层上,密封散热板,并且与第一密封层分别地形成。
另外,本发明的一个实施方式的半导体装置的制造方法的特征在于:在基板上搭载半导体芯片,其中所述基板在背面上具有多个外部端子、在表面上具有与多个外部端子电连接的多个键合端子,所述半导体芯片在表面上具有多个键合焊盘;用多个键合线对多个键合焊盘之间或者多个键合端子与多个键合焊盘之间分别进行连接;形成对基板的表面、多个键合线以及半导体芯片进行密封的第一密封层;以及在第一密封层上形成比第一密封层的热传导率高的第二密封层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社吉帝伟士,未经株式会社吉帝伟士许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310647834.7/2.html,转载请声明来源钻瓜专利网。





