[发明专利]一种制备空气间隙铜互连结构的方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种制备空气间隙铜互连结构的方法。

背景技术

目前，在90nm以及以下集成电路芯片的制作工艺中，由于铜具有良好的抗电迁移性能良好的机械加工性能以及更小的延迟和串音干扰，铜作为后道互连线材料成为主流选择。随着超大规模集成电路特征尺寸不断缩小，特别是线宽的进一步缩小，铜互连线之间的介质材料（Inter Metal Dielectric，简称IMD）之间的寄生电容以及寄生电容带来的干扰越来越明显，多层Cu互连之间的RC延迟成为一个越来越严重的问题。

为解决上述问题，业界开始采用低介电常数（Low-K）的材料作为铜线之间的填充材料。目前业界已经量产的Low-K材料介电常数最低大概为2.3左右，但还是不能满足对铜互连线之间介质材料介电常数的要求。如果采用空气作为绝缘介质，或者是低介电常数(low-k)材料配合空气隙(air gap)结构可用于降低Cu互连导线间的耦合电容从而改善RC延迟特性，一般可以使介电常数降低到1，达到最好的抗干扰和最小的寄生电容效果，提高铜互连线的稳定性和可靠性。

也就是说，在单层空气隙Cu互连结构中，通过增加互连导线间空气隙的结构尺寸，可以达到减小Cu互连结构中的耦合电容，进而改善RC延迟特性，在多层空气隙Cu互连结构中，通过改变IMD和层间介质材料（Inter Layer Dielectric，简称ILD）中空气隙的尺寸结构的，可以得到RC延迟性能优化的多层空气隙Cu互连结构。

请参阅图1，图1为现有技术中较常用的制备空气间隙铜互连结构的方法，主要包括如下步骤：

步骤S01：在半导体衬底上生长一层低介电常数（Low-K）的材料，然后进行沟槽刻蚀工艺；

步骤S02：在刻蚀有沟槽的表面上，生长一层氧化膜和氮化膜；

步骤S03：然后通过一次光刻和干刻，将沟槽顶部侧壁的氮化膜和氧化膜刻蚀掉，之后去除顶层氧化膜；

步骤S04：进行选择性外延生长在沟槽顶部生长出硅薄层将其全部氧化，得到具有空气间隙铜互连的结构。

然而，从上述工艺技术步骤工艺方法不仅在控制空气隙的尺寸结构有一定的难度，且需要增加多道额外的光刻和干刻工艺以及外延生长工艺，使工艺过程复杂，制备成本高居不下。

发明内容

为了克服以上问题，本发明旨在提供一种空气间隙铜互连结构的制备方法，其通过灰化工艺以及湿法刻蚀对Low-K材料的加工，形成空气间隙铜互连结构的方法，从而达到降低成本和保证空气间隙的自对准的精度的目的。

为实现上述目的，本发明的技术方案如下：

本发明提供一种制备空气隙铜互连结构的方法，包括如下步骤：

步骤S11：依次在半导体衬底上生长第三低介电常数的材料层和第二低介电常数材料层，然后，对所述两层材料进行沟槽刻蚀工艺，所述沟槽的底部位于所述衬底中；

步骤S12：在所述刻蚀有沟槽的表面上，进行扩散阻挡层和铜电镀工艺，然后，通过化学机械研磨工艺抛光表面；

步骤S13：通过氧气的灰化工艺以及湿法刻蚀去除所述第二低介电常数的材料，以暴露出铜互连线表面；

步骤S14：在所述铜互连线表面上生长一层第三低介电常数的材料层；其中，所述第三低介电常数大于第二低介电常数的值；

步骤S15：在所述第三低介电常数的材料层上重新生长所述第二低介电常数的材料层，以覆盖所述第三低介电常数的材料层，且在所述铜互连线之间形成空气间隙。

优选地，在步骤S15后还包括步骤S16：在所述第二低介电常数的材料层重长一层第一低介电常数的材料层，以消除所述第二低介电常数的材料层表面的台阶差；其中，所述第二低介电常数大于等于第一低介电常数的值。

优选地，所述第二低介电常数大于第一低介电常数的值。

从上述技术方案可以看出，本发明提供的空气间隙铜互连结构的制备方法，通过使用空气间隙作为铜互连绝缘材料，解决了传统铜互联介质材料带来的延迟和串音干扰问题，不需要增加光刻层数和额外的外延工艺，基于Low-K材料灰化后性质的变化，采用湿法刻蚀的方法去除介质层，成本较低，且增加了沟槽定义步骤，保证了空气间隙的自对准的精度。

附图说明

图1为现有技术中制备空气间隙铜互连结构的方法的流程示意图

图2为本发明制备空气间隙铜互连结构的方法较佳实施例的流程示意图

图3为本发明制备空气间隙铜互连结构方法中完成第二低介电常数的材料层生长步骤后的截面示意图