[发明专利]一种模拟IO静电放电电路

权利要求书

1.一种模拟IO静电放电电路，其特征在于该电路由LDMOS106和P型Diode105构成，LDMOS连接在IO PAD104与GND102之间，提供PAD与GND之间的ESD保护，LDMOS的源极和衬底接于GND102，漏极接于IO PAD104，栅极接于RC延迟电路；P型Diode连接在IO PAD104与VDD101电源之间，提供PAD与电源之间的ESD保护，Diode的阳极接于IO PAD104，阴极接于电源VDD101。

2.如权利要求1所述的电路，其特征在于LDMOS106采用最小设计规则设计，由CMOS标准Silicide工艺加工制造，节省了ESD设计专用的silicide blocking mask，其沟道宽度取值范围为1000um-4000um。

3.如权利要求1所述的电路，其特征在于LDMOS106的栅极由RC延迟电路驱动，电阻R107由多晶电阻或者有源电阻构成，电容C108由PMOS栅电容构成，电阻R107连接于LDMOS106的栅极和GND102之间，电容C108连接于LDMOS106的栅极和VDD101之间，RC乘积的取值范围为150nS-1000nS。

4.如权利要求1所述的电路，其特征在于该IO单元从PAD104至内部CORE103电路之间，直接由金属连接，节省了传统电路中二级保护电路，可最大程度上降低寄生电阻，满足高性能模拟信号应用要求。