[发明专利]半导体器件及其制造方法

说明书

本发明涉及半导体器件及其制造方法。一种能够抑制裂缝的出现以及确保平坦性的高可靠性半导体器件及其制造方法。该半导体器件包括：半导体衬底；元件区；以及非元件区。非元件区包括：形成在非元件区中的金属布线的顶层中的顶层金属布线；覆盖顶层金属布线的上表面的平坦化膜；以及形成在平坦化膜上的保护膜。其中去除了保护膜的去除部形成在非元件区的至少一部分中。

相关申请的交叉引用

包括说明书、附图和摘要在内的于2012年11月30日提交的日本专利申请No.2012-262828的公开内容通过引用整体包含在此。

技术领域

本发明涉及一种半导体器件以及该半导体器件的制造方法，且特别涉及一种具有平坦化膜的半导体器件及其制造方法。

背景技术

以矩阵图案形成在半导体晶圆的主面中的半导体器件通过所谓的划片工艺而被分成相应的半导体器件（半导体芯片）。如果其中通过划片切割的半导体晶圆的区域具有作为钝化膜的氮化膜等，则在切割期间会在氮化膜中出现裂缝和碎片。因为起源于切割区域的裂缝向各个被切割的半导体芯片前进，因此被分离之后的半导体芯片会具有裂缝问题。

为了抑制裂缝问题，考虑有效地在执行划片的区域或其附近形成狭槽等，以抑制裂缝的发展。在下述各个专利文献中公开了在执行划片的区域中或其附近形成狭槽的技术。

[专利文献1]

日本未审专利公布No.2001-210609

[专利文献2]

日本未审专利公布No.2004-303784

[专利文献3]

日本未审专利公布No.2007-173325

[专利文献4]

日本未审专利公布No.Hei（特开平）7(1995)-14806

[专利文献5]

日本未审专利公布No.2010-187036

[专利文献6]

日本未审专利公布No.2009-239149

[专利文献7]

日本未审专利公布No.Hei（特开平）6(1994)-77315

[专利文献8]

日本未审专利公布No.Hei（特开平）11(1999)-251458

发明内容

特别地，当半导体器件例如具有CMOS（互补金属氧化物半导体）图像传感器时，需要使半导体器件的最上层的金属布线上的层叠结构更加平坦。但是，如果其中形成狭槽的区域和其中未形成狭槽的区域之间的级差通过形成上述狭槽等而变大，则会退化最上层的金属布线上的层叠结构的平坦性。注意到上述专利文献不包括用于抑制裂缝出现且同时确保层叠结构的上层的平坦性的特殊配置。

本文说明和附图将使本发明的其他目的和新特征变得显而易见。

根据一个实施例，一种半导体器件包括：半导体衬底；元件区；以及非元件区。非元件区包括：形成在非元件区中的金属布线中的顶层的顶层金属布线；覆盖顶层金属布线的上表面的平坦化膜；以及形成在平坦化膜上的保护膜。其中去除保护膜的去除部形成在非元件区的至少一部分中。