[发明专利]半导体装置及其制造方法

说明书

提供了一种半导体装置及其制造方法。一示例装置可以包括绝缘体上半导体(SOI)衬底以及在SOI衬底上形成的第一半导体器件和第二半导体器件。第一半导体器件可以包括第一栅堆叠以及位于第一栅堆叠侧壁上的第一栅侧墙，第二半导体器件可以包括第二栅堆叠以及位于第二栅堆叠侧壁上的第二栅侧墙。该装置还可以包括在第一半导体器件和第二半导体器件之间形成的伪栅侧墙以及自对准于伪栅侧墙所限定的空间的隔离部，所述隔离部将第一半导体器件和第二半导体器件电隔离。

技术领域

本公开一般地涉及集成电路制造领域，更具体地，涉及一种包括可以减小面积开销的隔离部的半导体装置及其制造方法。

背景技术

随着对多功能、小型化电子设备的需求日益增长，期望在晶片上集成越来越多的器件。然而，在当前器件已经小型化到逼近物理极限的情况下，越来越难以进一步缩小每器件的平均面积。此外，任何面积开销都可能导致制造成本的增加。

满足小型化趋势的方案之一是立体型器件，例如FinFET(鳍式场效应晶体管)。在FinFET中，通过在高度方向扩展，降低了在晶片表面上占用的面积。但是，相对于平面型器件如MOSFET，FinFET之间的隔离占用更多的面积，因为每一隔离需要两个伪栅。

发明内容

鉴于上述问题，本公开提出了一种半导体器件及其制造方法，以至少解决上述问题和/或至少提供下述优点。

根据本公开的一个方面，提供了一种半导体装置。该装置可以包括绝缘体上半导体(SOI)衬底以及在SOI衬底上形成的第一半导体器件和第二半导体器件。第一半导体器件可以包括第一栅堆叠以及位于第一栅堆叠侧壁上的第一栅侧墙，第二半导体器件可以包括第二栅堆叠以及位于第二栅堆叠侧壁上的第二栅侧墙。该装置还可以包括在第一半导体器件和第二半导体器件之间形成的伪栅侧墙以及自对准于伪栅侧墙所限定的空间的隔离部，所述隔离部将第一半导体器件和第二半导体器件电隔离。

根据本公开的另一方面，提供了一种制造半导体装置的方法，包括：在SOI衬底上形成第一栅结构和第二栅结构以及位于它们之间的伪栅结构；在第一栅结构、第二栅结构和伪栅结构的侧壁上分别形成第一栅侧墙、第二栅侧墙和伪栅侧墙；形成自对准于伪栅侧墙所限定的空间的沟槽，所述沟槽延伸进入SOI衬底中；在沟槽中填充电介质材料，形成隔离部。

根据本公开的实施例，可以形成自对准于伪栅侧墙之间的隔离部如STI。从而每一隔离只需要一个伪栅，降低了隔离部占用的面积。本公开的技术特别适用FinFET。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-17是示出了根据本公开实施例的制造半导体装置的流程中部分阶段的示意图；以及

图18-24是示出了根据本公开另一实施例的制造半导体装置的流程中部分阶段的示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。