[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，包括：

绝缘体上半导体SOI衬底；

在SOI衬底上形成的第一半导体器件和第二半导体器件，其中第一半导体器件包括第一栅堆叠以及位于第一栅堆叠侧壁上的第一栅侧墙，第二半导体器件包括第二栅堆叠以及位于第二栅堆叠侧壁上的第二栅侧墙，所述第一栅侧墙和第二栅侧墙的顶端的一部分被去除，形成台阶状结构，从而使得源/漏部不超出栅侧墙的顶面；

在第一半导体器件和第二半导体器件之间形成的伪栅侧墙；以及

自对准于伪栅侧墙所限定的空间的隔离部，所述隔离部将第一半导体器件和第二半导体器件电隔离，

其中，SOI衬底包括基底衬底、埋入绝缘层以及SOI层，隔离部贯穿SOI层到达埋入绝缘层。

2.根据权利要求1所述的半导体装置，其中，隔离部包括浅沟槽隔离STI。

3.根据权利要求1所述的半导体装置，其中，隔离部包括在SOI衬底中形成的侧壁基本上沿伪栅侧墙的内壁延伸的沟槽中填充的电介质材料。

4.根据权利要求1所述的半导体装置，其中，第一栅堆叠和第二栅堆叠分别相对于第一栅侧墙和第二栅侧墙凹入，该半导体装置还包括分别设于第一栅侧墙和第二栅侧墙内侧第一栅堆叠和第二栅堆叠上方的电介质层。

5.根据权利要求1所述的半导体装置，还包括：在第一栅堆叠和/或第二栅堆叠各自的相对两侧至少部分地嵌入于SOI衬底中形成的另外的半导体层，其中第一半导体器件和/或第二半导体器件各自的源/漏区至少部分地形成在所述另外的半导体层中。

6.根据权利要求1所述的半导体装置，还包括：在第一栅堆叠和/或第二栅堆叠的相对两侧在SOI衬底上形成的与相应栅堆叠邻接的导电层，所述导电层充当第一半导体器件和/或第二半导体器件的源/漏接触部。

7.根据权利要求1所述的半导体装置，其中第一半导体器件和第二半导体器件包括FinFET，FinFET包括在SOI层上形成的鳍。

8.一种制造半导体装置的方法，包括：

在绝缘体上半导体SOI衬底上形成第一栅结构和第二栅结构以及位于它们之间的伪栅结构；

在第一栅结构、第二栅结构和伪栅结构的侧壁上分别形成第一栅侧墙、第二栅侧墙和伪栅侧墙，所述第一栅侧墙和第二栅侧墙的顶端的一部分被去除，形成台阶状结构，从而使得源/漏部不超出栅侧墙的顶面；

形成自对准于伪栅侧墙所限定的空间的沟槽，所述沟槽延伸进入SOI衬底中；

在沟槽中填充电介质材料，形成隔离部，

其中，SOI衬底包括基底衬底、埋入绝缘层以及SOI层，所述沟槽贯穿SOI层到达埋入绝缘层。

9.根据权利要求8所述的方法，其中，形成第一栅结构、第二栅结构和伪栅结构包括：

在SOI衬底上形成栅介质层和栅导体层；以及

对栅导体层进行构图。

10.根据权利要求9所述的方法，还包括：在栅导体层上形成掩模层。

11.根据权利要求8所述的方法，还包括：

在第一栅侧墙和/或第二栅侧墙的相对两侧，形成至少部分地嵌入于SOI衬底中的另外的半导体层。

12.根据权利要求11所述的方法，其中，形成所述另外的半导体层包括：

以各栅结构和栅侧墙为掩模，对SOI衬底进行选择性刻蚀，以在其中形成凹槽；以及

在凹槽中外延生长所述另外的半导体层。