[发明专利]半导体静电放电保护装置

权利要求书

1.一种半导体静电放电保护装置，包括:

第一晶体管具有第一电性，形成于一第二电性阱区之中；

第二电性保护环，围绕该第一晶体管；以及

半导体间隔区，位于该第一晶体管和该第二电性保护环之间，并围绕该第一晶体管，且该半导体间隔区为无掺杂区、第一电性掺杂区或掺杂浓度小于该第二电性阱区的第二电性掺杂区。

2.如权利要求1所述的半导体静电放电保护装置，还包括浅沟隔离结构，位于该第一晶体管和该第二电性保护环之间；其中该半导体间隔区，是位于该浅沟隔离结构下方。

3.如权利要求1所述的半导体静电放电保护装置，还包括浅沟隔离结构，位于该第一晶体管和该第二电性保护环之间；其中该半导体间隔区，是位于该浅沟隔离结构和该第二电性保护环之间。

4.如权利要求1所述的半导体静电放电保护装置，其中该第一电性为N型电性，且该第二电性为P型电性。

5.如权利要求1所述的半导体静电放电保护装置，其中该第一电性为P型电性，且该第二电性为N型电性。

6.如权利要求1所述的半导体静电放电保护装置，其中该第一晶体管包含:

栅极结构，形成于该第二电性阱区之上；

源极，形成于该第二电性阱区之中，且邻接该栅极结构；

漏极，形成于该第二电性阱区之中，且邻接该栅极结构；以及

第二电性高浓度掺杂区，位于该漏极下方的该第二电性阱区之中，并且具有高于该第二电性阱区的一掺杂浓度。

7.如权利要求6所述的半导体静电放电保护装置，还包括基底接触区(body contact)，邻接于该第二电性阱区及该第二电性保护环，并与该源极共同接地；且该漏极与一输入/输出垫(I/O pad)电连接。

8.如权利要求1所述的半导体静电放电保护装置，还包括:

第二晶体管，具有该第一电性；以及

第三晶体管，具有该第一电性；

其中，该第一晶体管、该第二晶体管和该第三晶体管具有一共同漏极。

9.如权利要求1所述的半导体静电放电保护装置，还包括:

阱接触区(well pick-up region)，形成于该第二电性阱区之中

第二晶体管，具有该第一电性；以及

第三晶体管，具有该第一电性；

其中，该第一晶体管、该第二晶体管和该第三晶体管具有一环状共同源极，围绕该阱接触区。

10.一种半导体静电放电保护装置，包括:

多个第一电性晶体管；

第二电性保护环，围绕该些第一电性晶体管；以及

阱接触区，其中该些第一电性晶体管，围绕该阱接触区。

11.如权利要求10所述的半导体静电放电保护装置，还包括一第一电性保护环，位于该些第一电性晶体管和该第二电性保护环之间，且围绕该些第一电性晶体管。

12.如权利要求10所述的半导体静电放电保护装置，其中每一该些第一电性晶体管包含：

栅极结构，形成于一第二电性阱区之上；

漏极，形成于该第二电性阱区之中，且邻接该栅极结构远离该阱接触区的一侧；以及

源极，形成于该第二电性阱区之中，且邻接该栅极结构靠近该阱接触区的一侧。

13.如权利要求12所述的半导体静电放电保护装置，其中该阱接触区与该源极共同接地，且该漏极与一输入/输出垫电连接。

14.如权利要求12所述的半导体静电放电保护装置，其中每一该些第一电性晶体管还包含一第二电性高浓度掺杂区，位于该漏极下方的该第二电性阱区之中，并且具有高于该第二电性阱区的一掺杂浓度。