[发明专利]非易失性存储器件及其制造方法

说明书

一种非易失性存储器件可以包括形成在衬底之上的控制插塞。浮栅可以形成在衬底之上，浮栅包围控制插塞且通过间隙与控制插塞间隔开。第一电荷阻挡层可以形成在上述浮栅的侧壁上以填充上述间隙。

相关申请的交叉引用

本申请要求2013年6月13日提交的申请号为10-2013-0067738的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施方式涉及一种半导体器件制造技术，且更具体而言，涉及一种非易失性存储器件及其制造方法。

背景技术

最近的数字媒体设备允许人们在任何想使用信息的地点和任何时间便利地使用信息。随着各种设备从模拟设备转换成数字设备，并且数字设备迅速发展，需要用于简单地存储视频、录制的音乐和各种数据的存储媒介。此外，非存储半导体领域也关注片上系统（SoC），以赶上高度集成的趋势的步伐，且全球半导体行业竞争性地投资于SoC基础技术。SoC是将所有系统技术集成到单个半导体中的一种技术。在没有系统设计技术的情况下，难以开发非存储半导体。

随着具有数字电路和模拟电路的复杂功能的芯片作为主流技术出现在集成有复杂技术的SoC领域，对用于调整模拟设备或存储内部操作算法的嵌入式存储器的需求增长。

由于嵌入式存储器基于用于形成逻辑电路的逻辑工艺或CMOS工艺来制造，所以难以改善嵌入式存储器的集成度和操作特性。为了解决这一问题，换言之，为了改善嵌入式存储器的集成度和操作特性，不可避免地需要在预定的逻辑工艺之外增加其他工艺。然而，在预定的逻辑工艺之外增加的工艺的程序上的变化不仅会破坏嵌入式存储器，还会破坏包括嵌入式存储器的器件的特性。

发明内容

一种示例性的非易失性存储器件可以包括：控制插塞，形成在衬底之上；浮栅，形成在衬底之上，浮栅包围控制插塞且通过间隙与控制插塞间隔开；以及第一电荷阻挡层，形成在浮栅的侧壁上以填充间隙。

一种示例性的非易失性存储器件可以包括：隔离层，形成在衬底中以限定有源区；控制插塞，形成在隔离层之上；浮栅，形成在隔离层之上，浮栅包围控制插塞且通过间隙与控制插塞间隔开，并且浮栅在有源区之上延伸；以及第一电荷阻挡层，形成在浮栅的侧壁之上以填充间隙。

一种示例性的非易失性存储器件可以包括：隔离层，形成在衬底中以限定多个有源区；多个控制插塞，相对于多个有源区对称地布置在隔离层之上；多个浮栅，相对于有源区非对称地布置，多个浮栅中的每个浮栅包围多个控制插塞中相应的控制插塞，并且通过间隙与相应的控制插塞间隔开，多个浮栅中的每个浮栅在相应的有源区之上延伸；以及第一电荷阻挡层，形成在多个浮栅中的每个浮栅的侧壁之上以填充间隙。

一种制造非易失性存储器件的示例性方法可以包括以下步骤：在具有逻辑区和存储区的衬底中形成隔离层；同时在存储区中形成浮栅和在逻辑区中形成逻辑栅；在逻辑栅和浮栅的侧壁上形成间隔件；在衬底之上形成层间电介质层；以及同时形成穿通层间电介质层的控制插塞以接触浮栅的侧壁上的间隔件，以及形成穿通层间电介质层的接触插塞以接触有源区。

每个浮栅可以包围相应的接触插塞。每个浮栅可以具有面对相应的控制插塞的侧壁的侧壁。每个控制插塞可以包括至少两个具有面对每个浮栅的侧壁的侧壁的插塞。

一种示例性的微处理器可以包括：控制单元，被配置成接收包括外部命令的信号，以及基于外部命令来执行提取、译码或输入和输出的控制；运算单元，被配置成响应于控制单元的信号来执行操作；以及存储单元，被配置成存储以下任何一个：（i）用于执行操作的数据；（ii）与执行操作的结果相对应的数据；或者（iii）执行操作的数据的地址，其中存储单元包括：控制插塞，形成在衬底之上；浮栅，形成在隔离层之上，浮栅包围控制插塞且通过间隙与控制插塞间隔开，浮栅在有源区之上延伸；以及第一电荷阻挡层，形成在浮栅的侧壁之上以填充间隙。