[发明专利]非易失性存储器件及其制造方法

权利要求书

1.一种非易失性存储器件，包括：

隔离层，所述隔离层形成在衬底中以限定有源区；

控制插塞，所述控制插塞形成在所述隔离层之上；

浮栅，所述浮栅形成在所述隔离层之上并通过间隙而与所述控制插塞间隔开，并且所述浮栅在所述有源区之上延伸；

结区，所述结区形成在所述有源区中，并且形成在所述浮栅的两侧上；

接触插塞，所述接触插塞形成在所述结区之上；以及

第一电荷阻挡层，所述第一电荷阻挡层形成在所述浮栅的侧壁之上以填充所述间隙，

其中，所述控制插塞仅与所述隔离层相叠，而所述浮栅与所述隔离层和所述有源区两者都相叠，以及

所述浮栅是弯曲的而具有沿第一方向延伸的第一部分和与所述第一部分接触且沿与所述第一方向交叉的第二方向延伸的第二部分，其中所述浮栅的第一部分和第二部分分别面对所述控制插塞的不同侧壁。

2.如权利要求1所述的非易失性存储器件，还包括：

第二电荷阻挡层，所述第二电荷阻挡层形成在所述控制插塞的侧壁之上。

3.如权利要求2所述的非易失性存储器件，其中，所述第一电荷阻挡层和所述第二电荷阻挡层是间隔件。

4.如权利要求1所述的非易失性存储器件，还包括：

第二电荷阻挡层，所述第二电荷阻挡层形成在所述控制插塞的侧壁上。

5.如权利要求1所述的非易失性存储器件，其中，所述浮栅和每个接触插塞之间的间隙的宽度等于或宽于所述浮栅和所述控制插塞之间的间隙的宽度。

6.如权利要求1所述的非易失性存储器件，其中，所述浮栅和所述控制插塞的相对的侧壁的面积大于所述浮栅和所述接触插塞的相对的侧壁的面积。

7.如权利要求1所述的非易失性存储器件，其中，所述浮栅的侧壁面对所述控制插塞的侧壁。

8.如权利要求1所述的非易失性存储器件，其中，所述控制插塞包括至少两个具有面对所述浮栅的侧壁的侧壁的插塞。

9.如权利要求1所述的非易失性存储器件，其中，响应于施加至所述控制插塞的偏压来控制所述浮栅。

10.一种非易失性存储器件，包括：

隔离层，所述隔离层形成在衬底中以限定多个有源区；

多个控制插塞，所述多个控制插塞相对于所述多个有源区对称地布置在所述隔离层之上；

多个浮栅，所述多个浮栅相对于所述多个有源区非对称地布置，所述多个浮栅中的每个浮栅通过间隙而与相应的控制插塞间隔开，并且所述多个浮栅中的每个浮栅在相应的有源区之上延伸；以及

第一电荷阻挡层，所述第一电荷阻挡层形成在所述多个浮栅中的每个浮栅的侧壁之上以填充所述间隙，

其中，所述多个控制插塞仅与所述隔离层相叠，而所述多个浮栅中的每个浮栅与所述隔离层和相应的有源区两者都相叠，以及

每个浮栅是弯曲的而具有沿第一方向延伸的第一部分和与所述第一部分接触且沿与所述第一方向交叉的第二方向延伸的第二部分，其中每个浮栅的第一部分和第二部分分别面对相应的控制插塞的不同侧壁。

11.如权利要求10所述的非易失性存储器件，还包括：

多个结区，所述多个结区形成在所述多个有源区中的每个有源区中，并且形成在所述多个浮栅之间；

接触插塞，所述接触插塞形成在所述多个结区之中的每个结区之上；以及

第二电荷阻挡层，所述第二电荷阻挡层形成在所述多个控制插塞中的每个控制插塞的侧壁之上。

12.如权利要求11所述的非易失性存储器件，其中，所述多个浮栅中的每个浮栅和所述接触插塞之间的间隙的宽度等于或宽于所述多个浮栅中的每个浮栅和所述控制插塞之间的间隙的宽度。