[发明专利]具有相同鳍型场效晶体管栅极高度的结构及其形成方法

说明书

技术领域

本发明总体上涉及集成电路，特别是栅极高度相同的多个鳍型FET半导体器件。

背景技术

对于优化性能来讲，希望半导体器件结构的尺寸一致性希望用于优化的功能性。尺寸的变化可能影响半导体器件的制造且最终影响到半导体器件的可靠性，例如，鳍型FET器件（finFET devices）。通常用于制造鳍型FET器件的工艺流程可能产生栅极高度上的很大变化。由于芯片上的图案密度的变化，栅极高度可在单一芯片内变化很大。高图案密度的区域可包括多个鳍，而低图案密度的区域可包括一个或两个鳍。通常，低图案密度的区域中测得的栅极高度可能低于高图案密度的区域中测得的栅极高度。

通常，先栅极工艺流程可包括在基板中形成鳍，沉积包括高k电介质和一个或多个栅极金属的栅极堆叠，并且最终蚀刻最后的栅极结构。作为选择，置换栅极（RG）工艺流程可包括利用虚设栅极堆叠。虚设栅极堆叠的栅极堆叠的厚度可在高图案密度区和低图案密度区之间变化。本领域的技术人员应理解，有源区域可包括可形成一个或多个半导体器件的芯片的区域，而无源区域可包括没有半导体器件的芯片的区域。此外，有源区域比没有鳍的非有源区域具有更高的图案密度（例如，更多的鳍）。

发明内容

根据本发明的一个实施例，提供一种方法。该方法可包括：提供由半导体基板的蚀刻成以及由氧化物层和氮化物层覆盖的多个鳍，氧化物层设置在多个鳍和氮化物层之间，去除多个鳍的一部分以形成开口，在开口的侧壁上形成电介质间隔壁。该方法还把包括用填充材料填充开口。该方法还可包括用填充材料填充开口，其中填充材料的顶表面与氮化物层的顶表面实质上齐平，去除氮化物层以在多个鳍和填充材料之间形成间隙，其中填充材料具有在间隙之上延伸的凹形几何形状，并且去除凹形几何形状且使多个鳍和填充材料之间的间隙加大。

根据另一个示范性实施例，提供一种结构。该结构可包括自半导体基板蚀刻出的第一多个鳍和第二多个鳍、以及设置在半导体基板的上面以及第一多个鳍和第二多个鳍之间的填充材料，其中填充材料不接触第一多个鳍或第二多个鳍。

附图说明

结合附图将更好理解下文以示例的方式给出的但并不用来限制本发明仅仅如此的详细描述，附图中：

图1示出了根据示范性实施例的鳍型FET器件在其制造的中间步骤上的截面图。

图2示出了根据示范性实施例去除鳍以形成芯片的无源区域。

图3示出了根据示范性实施例形成一对电介质间隔壁。

图4示出了根据示范性实施例沉积填充材料。

图5示出了根据示范性实施例去除氮化物层。

图6示出了根据示范性实施例的第一蚀刻技术，用于去除填充材料中形成的凹形特征，与从鳍的顶部去除氮化物层和去除氧化物层一致。

图7示出了根据示范性实施例的第二蚀刻技术，用于去除任何的残留氧化物层。

图8示出了根据示范性实施例形成栅极。

图9示出了根据示范性实施例变化图案密度对覆盖栅极材料的平面性的影响。

附图不必按比例。附图仅为示意性表示，不意味着描绘本发明的具体参数。附图旨在仅描绘本发明的典型实施例。在附图中，相同的附图标记表示相同的元件。

具体实施方式

本文公开了所要求保护的结构和方法的具体实施例；然而，可以理解的是，所公开的实施例仅为所要求结构和方法的示例，其可以以不同的形式实施。然而，本发明可以以很多不同的形式实施，而不应解释为限于这里阐述的示范性实施例。相反，提供这些示范性实施例使本公开透彻和完整，并且向本领域的技术人员全面传达本发明的范围。在描述中，已知特征和技术的细节可以省略以避免对所提出的实施例的不必要的掩盖。

本发明涉及鳍型FET器件的制造，特别是，在具有变化器件密度的多组鳍FET上实现相同的栅极高度。栅极高度由于变化图案密度而发生变化，例如，晶片中图案化的鳍的密度。可能有利的是在鳍FET器件的形成过程中使栅极高度的变化最小化，以减少后续工艺的复杂性且改善产率和可靠性。

鳍型FET器件可包括形成在晶片中的多个鳍；覆盖所述多个鳍的一部分的栅极，其中鳍由栅极覆盖的部分用作器件的沟道区域，并且鳍从栅极下向外延伸的部分用作器件的源极和漏极区域；以及在栅极的相对侧上的电介质间隔壁。本实施例可实施在先栅极或后栅极鳍型FET制造工艺流程中，然而，后栅极，或者置换栅极（RG）工艺流程依赖于下面的详细描述。