[发明专利]一种把ECL逻辑电平转化为MOS逻辑电平的BICMOS电路

说明书

技术领域：

本发明涉及到一个转换电路，用于在不同的逻辑电平间转换。特别地，本发明涉及到一个转换电路，该电路有关于发射极耦合逻辑（ECL）电路，用于在逻辑电平间转换，该逻辑电平与互补金属氧化物半导体（CMOS）电路有关。更具体地，本发明涉及到一个转换电路，该电路产生一个参考电压，提供最小的延迟给ECL到CMOS的逻辑电平转换。

背景技术：

在电路快速扩展的领域，利用了双极型晶体管和MOS晶体管它们可取的特性，在不同的逻辑电平电压范围之间提供平稳和快速的转换是必须的，该电压范围与两个晶体管有关。特别地，双极型晶体管，众所周知的是，它在逻辑高电平和逻辑低电平之间具有快速开关速度，它同样消耗功率到一个范围，它们不能在电路设计中唯一地使用。另一方面，MOS晶体管消耗很小的功率。因此，许多MOS晶体管可在小面积里使用而很少考虑过热。但是，关于在逻辑高电平和低电平之间的转换，MOS晶体管比双极型晶体管慢的多。转换速度的差异与逻辑电平“波动”的差异有关，这种波动与两个晶体管的类型有关。特别地，MOS晶体管从轨对轨电压水平波动，而双极型晶体管逻辑电平波动大约少一个数量级。

为了利用双极型晶体管的开关转换速度和MOS晶体管的低功耗，经常在同一芯片上结合两种类型，来形成众所周知的BICMOS电路。在这个组合中，必须面对与两个晶体管类型相关的逻辑电平波动中的差异，以便解决这个差异造成的问题。典型地，双极型晶体管外部耦合，也就是，连接到一个外部的电源轨道，该晶体管它的逻辑高电平和低电平之间的波动只有大约0.8V，而一个内部耦合的双极型晶体管，即没有直接连接到高电势或低电势电源轨道，可以有低至200毫伏的逻辑电平波动。例如一个数字电路，它的轨对轨电压差分被设置在0.0V和5.0V之间，将会有一个外部耦合的双极型晶体管响应大约4.1V的逻辑高电平和大约3.3V的逻辑低电平。换句话说，MOS晶体管的逻辑电平波动基本上等于这个轨对轨电压差分，或者，对于提供的例子，逻辑高电平将会大约为5.0V，逻辑低电平将会大约为0.0V。进一步地，与MOS晶体管相关的更大的电容，增大了完成该转换的时间，相比于和双极型晶体管相关的转换时间。一个相对更快的转换电路，ECL设计里有双极型晶体管，该电路只有大约100-150皮秒的传播延迟（对一个门），以及对于输出缓冲器大约有22mW的平均功耗。一个以MOS晶体管为基础的电路将会有大约200-400皮秒的传播延迟（同样对于单独的门），但是平均功耗在微瓦范围内。大多数情况，MOS器件有更高的温度和进程依赖，同样具有负载依赖。但是ECL器件对这样的变化没有那么敏感，且是负载依赖的。同样应该注意到的是，MOS晶体管显示的功耗是频率相关的，而ECL的功耗却不是的。因此，需要明白的是，MOS晶体管工作在相对低频下，导致了比ECL器件工作有更少的功耗，但是那不是高频下通常的情况。“交叉”点上，一个晶体管类型比其他涉及到的许多因素，具有更小的耗散，涉及的因素包括，相关负载，器件尺寸及制造。

当MOS晶体管和双极型晶体管结合来创造快速转换，低功耗电路，某些兼容性问题必须解决。也就是，在BICMOS电路，双极型分支电路可以接收逻辑信号，然后传递这些信号给MOS分支电路。问题是双极型晶体管输出的逻辑电平，通常不足以转换一个MOS晶体管，从各自的高到低电压波动可以看出，如上面所提到的。因此必须提供一个电路，用于把双极型逻辑电平信号转换为MOS逻辑电平信号。这可以以一种简单的改变实现，该改变使用一个转换分支电路，该电路设计来影响那个转换。但是，这种转换器内部具有延迟；也就是说，使用这样补充的分支电路，双极型和MOS逻辑电平之间的转换需要时间。之后的问题是产生一个转换器，该转换器不会造成传播时间增大很多。

在BICMOS电路的领域，一种特定类型的分支电路以更高的频率使用，这个电路是发射极耦合逻辑（ECL）。众所周知，ECL门是非常快的，主要是因为逻辑电平波动很小，还因为ECL电路为了电流模式操作而被偏置，因此确保了晶体管没有饱和，并且没有存储延迟时间。ECL电路同样被用于转换器，该转换器连接BICMOS电路中的两种类型的电路。当该电路的ECL元件作为一个单端器件运行时，而不是以差模方式运行，由于电压波动而出现的问题，所有电路的高电势电源轨道都受制于这个问题。这种敏感性的一个结果就是ECL门过早的转换。当然，当转换器区别地运行，绝对电压水平的波动比电平波动的差异有小的多的关系。不管如何，显著关注的其他波动，相关于温度波动，晶片到晶片以及在相同晶片上的制造变化。