[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供半导体衬底，依次在所述半导体衬底表面形成栅介质膜和栅导电膜；图形化所述栅介质膜和栅导电膜形成栅极结构，所述栅极结构包括栅介质层和栅导电层；采用沉积工艺在栅极结构两侧的半导体衬底表面形成绝缘层，所述绝缘层顶部高于栅介质层顶部；对所述栅极结构进行再氧化工艺，在栅极结构表面形成氧化层，所述氧化层还位于绝缘层的表面；对所述栅极结构两侧的半导体衬底进行掺杂，形成掺杂区。本发明形成的半导体器件，能够有效保持栅介质层的完整性，防止栅介质层厚度发生变化，提高半导体器件的可靠性，降低氧化增强扩散效应，抑制短沟道效应，优化半导体器件的电学性能。

技术领域

本发明涉及半导体制造领域技术，特别涉及半导体器件的形成方法。

背景技术

金属-氧化物-半导体(MOS：Metal-Oxide-Semiconductor)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS晶体管和PMOS晶体管。

典型的半导体器件的形成工艺包括以下步骤，请参考图1：步骤S1、提供半导体衬底，依次在所述半导体衬底表面形成栅介质膜和栅导电膜；步骤S2、在所述栅导电膜表面形成图形化的光刻胶层；步骤S3、以所述图形化的光刻胶层为掩膜，依次对所述栅导电膜和栅介质膜进行干法刻蚀，在所述半导体衬底表面形成栅极结构，所述栅极结构包括栅介质层和栅导电层；步骤S4、在所述栅极结构两侧形成侧墙；步骤S5、以所述侧墙为掩膜，对所述栅极结构两侧进行掺杂，形成掺杂区；步骤S6、在所述栅极结构顶部形成金属硅化物。

然而，现有技术形成的半导体器件电学性能和可靠性有待提高，例如，半导体器件中的漏电流大、击穿电压低。

发明内容

本发明解决的问题是提供一种优化的半导体器件的形成方法，避免在形成半导体器件工艺过程中造成栅介质层厚度增加，避免发生氧化增强扩散效应，提高半导体器件的电学性能和可靠性。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，依次在所述半导体衬底表面形成栅介质膜和栅导电膜；对所述栅介质膜和栅导电膜进行刻蚀形成栅极结构，所述栅极结构包括栅介质层和栅导电层；采用沉积工艺在栅极结构两侧的半导体衬底表面形成绝缘层，所述绝缘层顶部高于栅介质层顶部；对所述栅极结构进行再氧化工艺，在栅极结构表面形成氧化层，所述氧化层还位于绝缘层的表面；对所述栅极结构两侧的半导体衬底进行掺杂，形成掺杂区。

可选的，所述绝缘层的材料为氧化硅或氮氧化硅。

可选的，所述绝缘层的厚度为10埃至300埃。

可选的，所述绝缘层的形成步骤包括：采用沉积工艺在所述栅极结构顶部和侧壁、以及半导体衬底表面形成绝缘膜；回刻蚀所述绝缘膜，刻蚀去除位于栅极结构顶部的绝缘膜，在栅极结构两侧的半导体衬底表面形成绝缘层，且所述绝缘层顶部高于栅介质层顶部。

可选的，所述回刻蚀工艺为干法刻蚀。

可选的，所述绝缘层的形成步骤包括：采用沉积工艺在所述栅极结构两侧的半导体衬底表面形成绝缘膜；刻蚀去除部分厚度的绝缘膜，在栅极结构两侧的半导体衬底表面形成绝缘层，所述绝缘层顶部高于栅介质层的顶部。

可选的，刻蚀去除部分厚度的绝缘膜的工艺为干法刻蚀或湿法刻蚀。

可选的，所述沉积工艺为化学气相沉积、物理气相沉积或原子层沉积。

可选的，所述化学气相沉积工艺的工艺参数为：反应气体包括臭氧和硅源气体，其中，硅源气体为SiH4或SiH2Cl2，臭氧流量为100sccm至1000sccm，硅源气体流量为100sccm至5000sccm，反应腔室温度为300度至600度，腔室压强为50托至500托。