[发明专利]半导体集成电路

说明书

技术领域

本发明涉及能够与其他半导体集成电路通信的半导体集成电路。

背景技术

图1是以往的通信系统100的结构图。通信系统100是具有经传输线LA、LB彼此平衡连接的多个半导体集成电路IC1、IC2、IC3的通信电路。半导体集成电路IC1、IC2、IC3具有彼此相同的通信接口电路，并通过传输线LA、LB上传递的差动信号来彼此进行通信。半导体集成电路IC1、IC2、IC3内的各通信接口电路具有：接收电路A1、发送控制电路A2、以及输出MOS晶体管M1、M2、M3、M4。

接收电路A1从端子OUT输出接收信号，上述接收信号与经电容器C11、C12从传输线LA、LB接收到的差动信号相对应。发送控制电路A2根据从输入端子IN输入的指令信号来使N沟道型的输出MOS晶体管M1、M2、M3、M4导通/截止，以便在传输线LA、LB上生成差动信号。通信输出端子OUT_A经电容器C13与传输线LA连接，上述通信输出端子OUT_A上共享连接有高电平侧（high side）的输出MOS晶体管M1的源极和低电平侧（low side）的输出MOS晶体管M2的漏极。同样地，通信输出端子OUT_B经电容器C14与传输线LB连接，上述通信输出端子OUT_B上共享连接有高电平侧的输出MOS晶体管M3的源极和低电平侧的输出MOS晶体管M4的漏极。

另外，作为涉及能够与其他半导体集成电路通信的半导体集成电路的现有技术文献，例如存在有专利文献1。

现有技术文献

专利文献1：日本特开2002-319855号公报

如图1所示，在输出MOS晶体管M1的背栅和漏极之间作为寄生元件存在有二极管D1。因此，在输出MOS晶体管M1的背栅和源极连接时，当其他半导体集成电路IC2、IC3的电源是接通状态、只有半导体集成电路IC1的电源1是断开状态（电源1的电源电压Vdd是0V）时，产生经由二极管D1的电流路径P。在电流路径P中以这样的路线来使电流流动：通信输出端子OUT_A→二极管D1→电源端子VDD→电源1→电源端子VSS→二极管D4→通信输出端子OUT_B。在这一方面，输出MOS晶体管M3的二极管D3也相同。

其结果为，例如如图2所示，当传输线LA、LB上的差动信号的波形崩溃，传输线LA、LB间信号的电位差变得过小时，其他半导体集成电路IC2或IC3可能无法正常收发差动信号。

发明内容

本发明以提供半导体集成电路为目的，即使本身的电源是断开状态，也能够防止其他半导体集成电路间的收发不能正常进行。

为了完成上述目的，本发明提供一种半导体集成电路，其具有输出MOS晶体管，上述输出MOS晶体管具有：与电源端子连接的电源侧电极、和与输出端子连接的输出侧电极，该半导体集成电路通过使上述输出MOS晶体管导通/截止能够与连接在上述输出端子上的其他半导体集成电路进行通信，

上述半导体集成电路的特征在于，其具有背栅控制电路，上述背栅控制电路控制上述输出MOS晶体管的背栅的电位，以便切断与上述电源端子连接的电源断开时的、上述电源端子和上述输出端子之间的电流路径。

发明效果

根据本发明，即使在本身的电源为断开的状态下，也能够防止其他半导体集成电路间的收发不能正常进行。

附图说明

图1是以往的通信系统的结构图。

图2是电源接通时与断开时的以往差动信号的波形图。

图3是一实施方式的半导体集成电路的结构图。

图4是电源从接通转移到断开时的波形图。

图5是一实施方式的半导体集成电路的结构图。

图6是一实施方式的半导体集成电路的结构图。

标号说明

1、11    电源

21、22、23、24、25、26    背栅控制电路

100    通信系统

A1    接收电路

A2、A12    发送控制电路

C*    电容器

D*    二极管

IC*    半导体集成电路

M*    MOS晶体管

VDD    电源端子（高电位侧端子）

VSS    电源端子（低电位侧端子）

OUT_A、OUT_B    通信输出端子

*表示数字

具体实施方式

在各附图所示的MOS晶体管中，G表示栅极，D表示漏极，S表示源极，BG表示背栅。

<第1实施方式>