[发明专利]多通道ADC同步采样中频接收机

说明书

技术领域

本发明涉及一种数字中频接收机，特别是多通道ADC同步采样中频接收机。

背景技术

现有的中频数字化接收机主要由单个的模数转换器（ADC）和数字下变频器组成，其中模数转换模块主要完成模拟中频信号的采样，并转化得到数字化的中频信号，数字下变频器将感兴趣的信号转换至基带，同时做抽样率变换及滤波处理，得到正交的I、Q信号后送后续的数字信号处理器进行基带信号处理，在整个中频接收机里面数字下变频器是整个中频数字化接收机的核心，但通常情况下，现有的中频数字化接收机仅能实现单通道的信号采样，工作效率低，工作方式单一。同时在经常移动车载设备上工作时，经常因为不能卫星定位而出现各种麻烦。

专利申请号：201210507125.4公开的一种通用型数字中频接收机，它包括多通道ADC模块，多通道桥接模块，多通道数字下变频ASIC模块，多通道FPGA处理模块，多通道DSP模块，多借口输出模块和DSP总控模块，所述多通道ADC模块的数据输出与多通道桥接模块的数据输入连接，多通道桥接模块的数据输出与多通道数字下变频ASIC模块的数据输入连接，多通道数字下变频ASIC模块的数据输入连接，多通道数字下变频ASIC模块的数据输出与多通道FPGA处理模块的数据输入连接，多通道FPGA处理模块和多通道DSP处理模块之间有双向多通道数据连接，多通道DSP处理模块的数据输出通过多接口输出模块进行最终结果的输出，该发明通用性好，处理效率高，成本低。但未设有内外时钟分配模块，不能进行多通道ADC同步或异步采样，以及内外时钟的任意切换，同时未设有卫星定位功能，对在移动设备上使用的中频接收机存在定位缺陷。该发明的内部设计结构是，多个AD通道分别与多个ADC模块连接，多个ADC模块分别与多个数字下变频ASIC模块连接，多个数字下变频ASIC模块再与FPGA处理模块连接，此设计结构采用分线路的结构，每条线路都需要一个AD通道、一个ADC模块、一个数字下变频ASIC模块和一个FPGA处理模块，这种设计结构，采样通道越多，设计越复杂，成本也越高，同时信号变换处理能力也越低。

发明内容

本发明的目的在于克服现有技术的不足，提供一种具有多个AD通道，多通道ADC模块的采样时钟相互独立，能进行北斗和GPS卫星定位，同时能进行外时钟和内时钟之间的任意切换，能实现同步采集，成本低，性价比高，通道配置和组合方式应用灵活，智能化程度高的多通道ADC同步采样中频接收机。

本发明的目的是通过以下技术方案来实现的：多通道ADC同步采样中频接收机，它包括第一FPGA芯片、第二FPGA芯片、第三FPGA芯片、第一DSP芯片、第二DSP芯片、第一多通道ADC模块、第二多通道ADC模块和时钟分配模块，第一多通道ADC模块的信号输出与第一FPGA芯片的信号输入连接，第一FPGA芯片与第一DSP芯片之间通过双向多通道数据传输线连接，第二多通道ADC模块的信号输出与第二FPGA芯片的信号输入连接，第二FPGA芯片与第二DSP芯片之间有双向多通道数据连接，第一FPGA芯片通过总线与第二FPGA芯片连接，第一DSP芯片通过总线与第二DSP芯片连接，第一FPGA芯片和第二FPGA芯片分别与北斗/GPS接口连接，第三FPGA芯片通过SPI总线与北斗/GPS接口连接，第一FPGA芯片通过总线与第三FPGA芯片连接，第一DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第二DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第一FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接，第二FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接，时钟分配模块的输出分别与第一多通道ADC模块和第二多通道ADC模块连接；

多通道ADC模块：对多个AD通道的信号进行采样，并进行模数转换；

FPGA芯片：配合四通道数字下变频完成基带转换，并提取I/Q分量，将经过脉宽匹配滤波器的I、Q分量送入DSP芯片；

北斗/GPS接口：具有北斗和GPS双导航的功能；

时钟分配模块：为第一多通道ADC模块和第二多通道ADC模块分别提供内时钟或外时钟，或进行时钟切换。

所述的时钟分配模块的信号输入端分别与温补晶振的信号输出端和外时钟的信号端连接。

所述的第一多通道ADC模块与通道AD4、通道AD5、通道AD6为一组，第二多通道ADC模块与通道AD1、通道AD2、通道AD3为一组，两组AD的采样时钟相互独立，每组在时钟分配模块的配合下均可实现内时钟和外时钟之间的任意切换，当两组AD使用同源时钟时，要求各路AD同步。