[发明专利]多通道ADC同步采样中频接收机

权利要求书

1.多通道ADC同步采样中频接收机，其特征在于：它包括第一FPGA芯片、第二FPGA芯片、第三FPGA芯片、第一DSP芯片、第二DSP芯片、第一多通道ADC模块、第二多通道ADC模块和时钟分配模块，第一多通道ADC模块的信号输出与第一FPGA芯片的信号输入连接，第一FPGA芯片与第一DSP芯片之间通过双向多通道数据传输线连接，第二多通道ADC模块的信号输出与第二FPGA芯片的信号输入连接，第二FPGA芯片与第二DSP芯片之间有双向多通道数据连接，第一FPGA芯片通过总线与第二FPGA芯片连接，第一DSP芯片通过总线与第二DSP芯片连接，第一FPGA芯片和第二FPGA芯片分别与北斗/GPS接口连接，第三FPGA芯片通过SPI总线与北斗/GPS接口连接，第一FPGA芯片通过总线与第三FPGA芯片连接，第一DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第二DSP芯片通过总线分别与DDR2内存和非易失闪存连接，第一FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接，第二FPGA芯片通过总线分别与非易失闪存和四通道数字下变频器连接，时钟分配模块的输出分别与第一多通道ADC模块和第二多通道ADC模块连接；

多通道ADC模块：对多个AD通道的信号进行采样，并进行模数转换；

FPGA芯片：配合四通道数字下变频完成基带转换，并提取I/Q分量，将经过脉宽匹配滤波器的I、Q分量送入DSP芯片；

北斗/GPS接口：具有北斗和GPS双导航的功能；

时钟分配模块：为第一多通道ADC模块和第二多通道ADC模块分别提供内时钟或外时钟，或进行时钟切换。

2.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于：所述的时钟分配模块的信号输入端分别与温补晶振的信号输出端和外时钟的信号端连接。

3.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于：所述的第一多通道ADC模块与通道AD4、通道AD5、通道AD6为一组，第二多通道ADC模块与通道AD1、通道AD2、通道AD3为一组，两组AD的采样时钟相互独立，每组在时钟分配模块的配合下均可实现内时钟和外时钟之间的任意切换，当两组AD使用同源时钟时，要求各路AD同步。

4.根据权利要求1所述的多通道ADC同步采样中频接收机，其特征在于：所述的第三FPGA芯片还通过GPIO总线与CPCIe*4接口连接，CPCIe*4接口实现中频采集处理板同上位机的数据交互。