[发明专利]一种提高混合示波器数字通道波形捕获率的方法

说明书

技术领域

本发明涉及测试技术领域，特别涉及一种提高混合示波器数字通道波形捕获率的方法。

背景技术

混合示波器是在数字示波器和逻辑分析仪的基础上发展起来的一种新型的测试仪器。混合示波器既具有逻辑分析仪通道多、触发方式多的特点，又具有示波器对信号幅度的细致观察和强大的参数测量功能，而且能实现数字信号和模拟信号的混合触发与同步分析。因此，混合示波器更能适应高速复杂系统的信号完整性测试要求。

混合示波器中的数字通道与传统的逻辑分析仪在显示上有着明显的不同。首先，用户在使用逻辑分析仪时，首先要设定采样率，设置存储深度和通道门限电平；混合示波器的数字通道则不需要设定这些参数，混合示波器以采样率优先的原则对数据进行采样，当数据的深度超过其最大存储深度时，才会降低采样率，当然强大的自动刻度功能使用户根本不需要设定门限范围。其次，传统的逻辑分析仪注重数据采集完成后，对数据进行静态的分析，不关心屏幕的波形更新速度；混合示波器则具有强大的显示方式，可以进行动态和静态2种显示，甚至用户更多的时候使用动态显示(即运行模式)，动态下示波器注重的是屏幕的波形更新速度。

国内现有的混合示波器，如图1所示，通过FPGA硬件电路实现数字通道的数据采集和采集数据存储，然后全部由硬件传回CPU内存，然后通过CPU软件的查表及判断各像素点上的数据是否有变化等操作来实现采样数据与波形像素点的转换，再送显示屏，整个采集、数据转换与存储、显示是串行进行的。

现有的混合示波器中数字通道的数据处理方式存在以下问题：(1)整个采集、数据转换与存储、显示均采用串行处理方式，只有全部数据处理完成后才会开始新的采集，采集只占了整个数据处理的很小一部分；(2)采样点与像素点的转换通过CPU的应用软件来实现，CPU把大量的时间都花在处理获取的波形数据和显示上，因此会在数据处理过程中忽视同时发生的所有信号活动，产生较长采集盲区；(3)采集数据全部通过CPU总线传到内存，数据量大，传输时间很长，大量的时间浪费在数据传输上。

发明内容

针对上述现有技术中的缺点，本发明提供了一种提高混合示波器数字通道波形捕获率的方法，通过将采样点与像素点的转换及像素点的存储由CPU内存移植到FPGA中来实现，通过一种并行的处理方式，缩短在数据的处理及显示过程中的时间损耗，使混合示波器有更多的时间捕获数据，较少的时间花在数据的处理及显示上，提高数字通道的波形捕获率。

本发明的技术方案是这样实现的：

一种提高混合示波器数字通道波形捕获率的方法，将数据采集模块、采样点与像素点转换模块和像素点存储模块通过FPGA实现，数据采集与屏幕像素点生成采用并行处理方式完成。

可选地，上述方法具体包括以下步骤：

所述数据采集模块包括锁相环和高速数据采集单元，锁相环将来自FPGA外部的参考时钟进行倍频后送往高速数据采集单元和采样点与像素点转换模块；送往高速数据采集单元的时钟信号经过FPGA内部的ALTLVDS的IP核倍频产生采样时钟，实现16个通道同步采集，经过串并转换模块将16路的串行数据变成128路的并行数据降速输出，128路并行数据一方面进行采样点存储，另一方面送往采样点与像素点转换模块进行后续数据的处理；

所述采样点与像素点转换模块包括采样点同步压缩模块、等效时钟产生模块、采样点等效压缩模块和像素点生成模块；

采样点同步压缩模块接收来自数据采集模块的128路数据流，进行128路数据重组，产生16个通道*8位的数据流；然后，经同步压缩变换单元产生16个通道*2位数据流；

等效时钟产生模块包括时钟分频计算单元和时钟选择输出单元，顶层的CPU软件根据屏幕的像素点数和实际捕获的采样点数，计算出一个等效时钟，送往采样点等效压缩模块进行数据的抽取；

采样点等效压缩模块包括数据点组合单元、异步循环判别单元、判别结果锁存单元和复位信号产生单元；从采样点同步压缩模块传输过来的16个通道的2位的数据流，在同步时钟的控制下，进行数据点的重组，重组后的数据在等效时钟控制下进行异步的循环判别，并将判别结果在等效时钟控制下进行锁存输出2路16位的数据流，同时每一个等效时钟的时钟周期输出一个复位信号用于数据点组合单元和异步循环判别单元的重新开始；

像素点生成模块根据采样点等效压缩模块输出的数据进行色彩的转换及色彩的输出，在等效时钟控制下，2路16位的数据流转换为16个通道的色彩值，16个通道用2位表示。

可选地，所述异步循环判别单元的判别结果包括：高、低、高到低的跳变、低到高的跳变。