[发明专利]引线框区域阵列封装技术

说明书

本发明的实施例涉及用于制造I/O接触区域阵列的引线框区域阵列封装技术。一种制造的半导体封装件包括聚合物基板、设置在所述聚合物基板顶部的互连层、与所述互连层通过引线或导电柱相连接的芯片，以及封装所述芯片、所述互连层以及所述引线或所述导电柱的模塑料。所述聚合物典型地在组装之前设置在载体上且不将其移除，从而作为制造封装件的基板。所述聚合物基板具有多个通孔，所述通孔在预设的位置显露所述互连层，并使得直接在所述互连层上进行锡球安装或焊锡印刷成为可能。在一些实施例中，所述半导体封装件还包括设置在所述聚合物基板内的缓减通道，以提高所制造的封装件的可靠性。

技术领域

本发明涉及半导体装置加工领域，尤其涉及一种引线框区域阵列（leadframearea array）封装技术。

背景技术

很多无引线半导体封装件采用引线框阵列板（sheet）进行大量生产。典型地，引线框为半导体封装提供了设计方案以及初始的框架。然而，引线框技术的某些方面，包括回蚀处理以及I/O计数的限制等都必须受到良好的监控。蚀刻的引线框在制造过程中，尤其是在触摸和引线连接过程中将会产生问题。这些问题与引线框的强度和结构的完整性有关，因此，对所制造的产品的有效产量和质量均产生负面影响。此外，半导体产业目前朝向低成本发展，并期望出现在I/O方面具有竞争力的封装件。因此，需要制造这样的半导体封装件，这种半导体封装件能够提供更为广泛的过程控制，而对质量没有负面影响，并且不会增加成本或引起其他制造问题。

发明内容

本发明的实施例涉及用于制造I/O接触区域阵列的引线框区域阵列封装技术。一种制造的半导体封装件包括聚合物基板、设置在所述聚合物基板顶部的互连层、与所述互连层通过引线或导电柱相连接的芯片，以及封装所述芯片、所述互连层以及所述引线或所述导电柱的模塑料。所述聚合物典型地在组装之前设置在载体上且不被移除，从而作为制造封装件的基板。所述聚合物基板具有多个通孔，所述通孔在预设位置将所述互连层显露，并使得直接在所述互连层上锡球安装或焊锡印刷成为可能。在一些实施例中，所述半导体封装件包括设置在所述聚合物基板上的缓减通道，以提高所制造的封装件的可靠性。

在一个方面，提供有半导体封装件。所述半导体封装件包括聚合物层，所述聚合物层与载体条的第一侧边连接，其中所述载体条在封装过程后移除；构建在所述聚合物层的顶面的多个互连件；连接在所述互连件的至少一部分上的半导体芯片；以及封装所述半导体芯片以及所述多个互连件的模塑料。

在一些实施例中，所述半导体芯片通过引线进行连接；其中，所述模塑料封装所述引线。在一些实施例中，所述半导体芯片通过导电柱进行连接；其中，所述模塑料封装所述导电柱。

在一些实施例中，所述聚合物层包括多个开口。多个所述开口填充有焊锡。在一些实施例中，所述聚合物层包括压力/应力缓减通道。所述缓减通道可设置在芯片粘附区域下方，或在底部填充区域下方。

在一些实施例中，所述半导体封装件为LGA类型封装件、QFN类型封装件或芯片倒装封装件。

在另一方面，提供了一种半导体封装件。所述半导体封装件包括聚合物基板，所述聚合物基板与载体条的第一侧边连接，其中所述载体条在封装过程后移除；设置在所述聚合物层的顶部的互连层；通过引线连接在所述互连层上的芯片；封装所述芯片的模塑料；以及置在所述聚合物基板上的多个通孔，其中所述多个通孔将所述互连层在预设位置显露出来。在一些实施例中，所述半导体封装件还包括设置在所述聚合物基板上的缓减通道，所述缓减通道设置在芯片粘附区域下方。

在另一方面，提供了一种半导体封装件。所述半导体封装件包括：聚合物基板，所述聚合物基板与载体条的第一侧边连接，其中所述载体条在封装过程后移除；设置在所述聚合物层的顶部的互连层；通过导电柱连接在所述互连层上的芯片；封装所述芯片的模塑料；以及置在所述聚合物基板上的多个通孔，其中所述多个通孔将所述互连层在预设位置显露出来。在一些实施例中，所述半导体封装件包括置在所述聚合物基板上的缓减通道，所述缓减通道设置在底部填充区域下方。