[发明专利]半导体器件收缩尺寸的封装结构及方法

权利要求书

1.一种半导体器件收缩尺寸的封装方法，其特征在于，包括如下步骤：

提供一用于制作第一产品的半导体基底，在所述半导体基底上制作按照所述第一产品的尺寸进行收缩的第二产品，所述第二产品具有位于顶部的第一顶层金属层；

在所述第二产品上淀积一介质层，并在位于所述第一顶层金属层上的介质层中打开一第一孔；

淀积金属，在所述第一孔内填充满金属以形成一第一焊盘，并在所述第一焊盘以及介质层的表面上形成一第二顶层金属层，采用光刻工艺保留用于连接所述第二产品的第一焊盘到所述第一产品的第二焊盘之间区域的第二顶层金属层；

在所述第二顶层金属层以及暴露出的介质层的表面上覆盖一绝缘层，并在所述绝缘层中制作所述第二焊盘；

采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘，对包括所述半导体基底及位于所述半导体基底上的各部分进行封装测试。

2.如权利要求1所述的封装方法，其特征在于，所述第二产品的尺寸收缩为第一产品的85%～97%。

3.如权利要求2所述的封装方法，其特征在于，所述第二产品的尺寸收缩为第一产品的95%。

4.如权利要求1所述的封装方法，其特征在于，所述第一焊盘和第二焊盘的特征尺寸为30-100μm。

5.如权利要求1所述的封装方法，其特征在于，所述半导体基底至少包括半导体器件层以及在所述半导体器件层中形成的金属互连层。

6.如权利要求1所述的封装方法，其特征在于，所述第一产品为LDMOS、CMOS、MS、LG、CIS、EEPROM或FLASH中的任意一种。

7.如权利要求1所述的封装方法，其特征在于，在形成所述介质层的步骤后，还包括在所述介质层上形成一抗反射涂层，在所述介质层和抗反射涂层中打开所述第一孔。

8.如权利要求7所述的封装方法，其特征在于，淀积金属，在所述第一孔内填充满金属以形成所述第一焊盘，并在所述第一焊盘以及抗反射涂层的表面上形成所述第二顶层金属层，采用光刻工艺保留用于连接所述第一焊盘至所述第一产品的第二焊盘之间区域的第二顶层金属层。

9.一种利用权利要求1至6中任意一项所述的半导体器件收缩尺寸的封装方法所制备的半导体器件收缩尺寸的封装结构，其特征在于，包括：

一用于制作第一产品的半导体基底；

按照所述第一产品的尺寸进行收缩的第二产品，所述第二产品位于所述半导体基底上，且所述第二产品具有位于顶部的第一顶层金属层；

一介质层，位于所述第二产品上；

第一焊盘，位于所述第一顶层金属层上的介质层中；

一第二顶层金属层，位于所述第一焊盘及介质层的表面上且用于连接所述第一焊盘到所述第一产品的第二焊盘的之间区域；

一绝缘层，位于所述第二顶层金属层以及暴露出的介质层的表面上；

一第二焊盘，位于所述绝缘层中；

一封装体，采用所述第一产品的晶圆级封装测试工艺对准所述第二焊盘将所述半导体基底及位于所述半导体基底上的各部分进行塑封。

10.如权利要求9所述的半导体器件收缩尺寸的封装结构，其特征在于，还包括位于所述介质层和第二顶层金属层间的一抗反射涂层，所述第一焊盘还位于所述抗反射涂层中。