[发明专利]CMOS感光器件接触孔刻蚀方法及CMOS感光器件制造方法

说明书

技术领域

本发明涉及半导体制造领域，更体地本发明涉及一种CMOS（互补金属氧化物半导体）感光器件接触孔刻蚀方法，更具体地本发明涉及一种涉及CMOS感光器件制造工艺中使用两个光罩分步进行分别对应逻辑区域和像素区域的接触孔刻蚀解决方案。。

背景技术

图1示意性地示出了根据现有技术的标准逻辑器件接触孔刻蚀工艺的步骤。如图1所示，标准逻辑器件接触孔刻蚀工艺一般分五个步骤：

S10.层间介质层主刻蚀：用于刻蚀ILD（Interlayer dielectric，层间介质）层，氧化硅/氮化硅刻蚀速率快，选择比低，用于平衡不同图案尺寸之间的负载效应。

S20.层间介质层过刻蚀：用于刻蚀ILD层，氧化硅刻蚀速率一般，氮化硅刻蚀速率极慢，用于克服刻蚀速率的空间分布负载效应和图案密度负载效应造成的刻蚀不均匀性。

S30.去胶：用于光刻胶灰化去除。

S40.刻蚀阻挡层刻蚀：用于打开层间介质层刻蚀阶段的刻蚀阻挡层，主要成分为氮化硅，使接触孔到达底部的镍硅化物层。通常需要氮化硅刻蚀速率快，氧化硅刻蚀速率极慢的工艺条件。

S50.刻蚀后处理（该步骤为可选步骤）：用于聚合物清除或者刻蚀损伤修复。

其中第4步为关键步骤，通常在标准逻辑器件接触孔刻蚀工艺中会采用对氮化硅刻蚀速率较快而对氧化硅刻蚀速率较慢，亦即氮化硅对氧化硅选择比较高的工艺条件。这是由于在该步骤期间，层间介质层顶部缺少光刻胶保护，会对层间介质层造成一定的损伤。由此，选择对氧化硅刻蚀速率较慢的工艺条件，可以尽可能减少层间介质层厚度的损失，进而减少由于其厚度变薄带来的层间电容损失；另外，该步骤会对接触孔底部的镍硅化物层造成一定的损失，而有一定几率使得“钨-镍硅化物-硅接触”结构中的镍硅化物消耗一空，从而使得接触电阻发生异常。因此精确控制该步骤的工艺窗口，使之能够满足刻蚀阻挡层的需要的同时，也过犹不及，不能对于镍硅化物层损耗过多。

例如，题为“CMOS图像传感器及其制造方法”的中国专利CN101211952A（参考文献1）、题为“背照式CMOS影像传感器的制造方法”的中国专利CN103066096A（参考文献2）、以及题为“一种刻蚀方法及接触孔制作方法”的中国专利申请CN200810205394.9（参考文献3）均提出了与CMOS图像传感器件以及接触孔的制备工艺相关的技术。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够使得接触孔关键尺寸、形貌以及电性参数均符合设计要求的CMOS感光器件接触孔刻蚀方法。

为了实现上述技术目的，根据本发明的第一方面，提供了一种CMOS感光器件接触孔刻蚀方法，其包括：

第一步骤，使用对应逻辑电路区域的光罩进行第一次光刻工艺操作；

第二步骤，对应逻辑电路区域的层堆结构进行第一次干刻工艺操作；

第三步骤，对晶圆进行第一次清洗，以去除刻蚀副产物；

第四步骤，使用对应像素电路区域的光罩进行第二次光刻工艺操作；

第五步骤，对应像素电路区域层堆结构进行第二次干刻工艺操作；

第六步骤，对晶圆进行第二次清洗，以去除刻蚀副产物。

优选地，其中第四步骤中使用对应像素电路区域的光罩进行第二次光刻工艺操作包括：

步骤一：对包含氧化硅和氮化硅的层间介质层执行主刻蚀，以刻蚀层间介质层；

步骤二：执行层间介质层过刻蚀，以进一步刻蚀层间介质层，其中，氧化硅和氮化硅的刻蚀速率分别小于步骤一中的氧化硅和氮化硅的刻蚀速率，并且其中氧化硅刻蚀速率大于氧化硅刻蚀速率；

步骤三：执行去胶；

步骤四：执行刻蚀阻挡层刻蚀，用于打开层间介质层刻蚀阶段的刻蚀阻挡层，使接触孔到达底部的镍硅化物层；

步骤五：执行聚合物去除，用以清除刻蚀阻挡层刻蚀过程中等离子体与氮化硅形成的富碳氟的聚合物；

步骤六：执行氧化硅去除步骤，用于刻蚀像素区域硅栅和有源区域上方的氧化硅层。

优选地，第四步骤中使用对应像素电路区域的光罩进行第二次光刻工艺操作还包括：步骤七，执行刻蚀后处理，用于聚合物清除或者刻蚀损伤修复。

优选地，第二步骤中对应逻辑电路区域的层堆结构进行第一次干刻工艺操作包括：

步骤一：对包含氧化硅和氮化硅的层间介质层执行主刻蚀，以刻蚀层间介质层；