[发明专利]一种提高HPI接口访问速度与准确度的方法及装置

说明书

技术领域

本发明涉及一种提高HPI接口访问速度与准确度的方法，以及一种提高HPI接口访问速度与准确度的装置。

背景技术

HPI接口是德州仪器公司的TIC6000系列芯片特有的一个16bit宽的并行接口，它提供主机访问DSP芯片全部地址空间的通道。HPI有三个寄存器，HPIC（控制寄存器）用于接口的设置，HPIA（地址）和HPID（数据）寄存器用于存放访问地址和读写数据。这三个寄存器是32位的，因此读写寄存器需要两次16bit的操作，HPI接口自动将两次相邻操作合并成一次操作，若两次操作没有完成，DSP会出现无法预料的错误。

TI芯片应用广泛，很多应用都利用了HPI接口来实现主控机与DSP处理器之间的访问，HPI访问时序都是一致的，首先控制HPI控制线来确定访问的是哪一个寄存器及寄存器的高低字节，然后写入地址和数据。HPI访问是否完成及HPI接口是否空闲是通过HRDY线来确定的，目前的HPI访问很少用到HRDY来确定HPI操作是否完成，而是第一个HPI操作完成后延时用户认为合适的时间之后开始另外一个HPI操作。这样做的优点是不会因为HPI接口的HRDY线无效导致整个HPI操作挂起，引起系统死机，缺点是因为没有判断HPI是否准备好导致无法保证HPI读写访问是正确的。

目前的HPI访问都是两次访问实现一个DSP地址空间的访问，同时对两次HPI操作也没有任何保护，当HPI出错时，因为没有判断HRDY信号而是通过延时方式自动下次访问，不仅每次操作都浪费大量时间，而且HPI操作即使出错也没有任何提示。

发明内容

本发明的任务在于解决现有技术中HPI访问方式存在的技术缺陷，提供一种提高HPI接口访问速度与准确度的方法，以及一种提高HPI接口访问速度与准确度的装置。

其技术解决方案是：

一种提高HPI接口访问速度与准确度的方法，包括采用可编程逻辑器件，设计一段HPI访问时序，用户访问时按照32位指令方式发送地址和数据，HPI访问时序自动产生两次HPI操作所需的时序，操作完毕再释放总线，在访问时同时判断HRDY；

具体包括以下步骤：

a以PCI操作为主机访问方，描述语言采用VHDL语言；如果PCI访问者的请求及应答信号是LHOLD和LHOLDA，DSP读写访问的请求及应答信号是HOLDDSP和HOLDADSP，假设HPI占用总线时的信号量是HOLDHPI，那么HPI发出总线请求信号LHOLD时，DSP总线空闲并且没有HPI操作，那么LHODA应答信号有效；PCI操作完毕LHOLD和LHOLDA失效，但是保持占有DSP总线，仅当HPI操作也完成的时候才释放HOLDDSP信号；

b判断主机发起访问的是写或读命令，如果是写命令，PCI访问HPI地址时设置HPI的片选HCS有效，在PCI的ADS信号有效时段内设置HPI当前访问的寄存器地址HCNTL和高低字节访问信号HHWIL，写入高低字节访问信号HHWIL中第一个16位数据后等待HPI的HRDY信号，待HRDY信号为低时表示半字写操作完成，此时写入另外16位数据，在HPI的32位数据全部写入后HRDY会无效1－2个PCI时钟，PCI写操作时占用地址和数据线，在HPI两次操作之间由HOLDHPI信号控制PCI释放数据总线；如果是读命令，首先将PCI的数据总线挂接到临时数据寄存器上，使能HPI选通信号，读入第一个16位数据存入临时数据寄存器中，设置HHWIL读入第二个16位数据也写入临时数据寄存器中，此时使能PCI的READY信号通知PCI总线读走数据。

上述步骤a中，VHDL语言如下：

if(LHOLD && HOLDADSP && HOLDDSP)HOLDDSP<=0；

if(LHOLD && (HOLDDSP==0)&&(HOLDADSP==0)&&(HOLDHPI==0))LHOLDA<=1；

if(LHOLD==0)LHOLDA<=0;if(HOLDHPI==0)HOLDDSP<=1。

一种提高HPI接口访问速度与准确度的装置，采用可编程逻辑器件，设计一段HPI访问时序，用户访问时按照32位指令方式发送地址和数据，HPI访问时序自动产生两次HPI操作所需的时序，操作完毕再释放总线，在访问时同时判断HRDY；具体包括：