[发明专利]对失调误差和电容失配误差动态补偿的流水线ADC子级电路

说明书

技术领域

本发明涉及一种流水线ADC子级电路，尤其是一种对失调误差和电容失配误差动态补偿的流水线ADC子级电路，属于集成电路的技术领域。

背景技术

图1为现有文献中提出的具有对电容失配误差进行动态补偿功能的流水线ADC子级电路100，它是利用随机序列产生器105产生的伪随机序列去控制一个由小电容阵列构成的数模转换器104，并产生一个小的模拟电压并入至通路2中的乘法数模转换器102，由于这个小的模拟电压具有随机性，能在一定程度上消除乘法数模转换器102中电容的失配误差。

但是该文献中提出的子级电路只能对乘法数模转换器的电容失配误差进行动态补偿，对子模数转换器101的比较器失调误差没有进行补偿，无法消除比较器失调误差对模数转换器的影响。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种对失调误差和电容失配误差动态补偿的流水线ADC子级电路，其结构紧凑，能对失调误差和电容失配误差进行动态补偿，适应范围广，安全可靠。

按照本发明提供的技术方案，所述对失调误差和电容失配误差动态补偿的流水线ADC子级电路，包括与输入信号Vi连接的第一通路以及第二通路；第一通路对输入信号Vi进行采样保持后得到第一差分信号Vip以及第二差分信号Vin；第二通路包括伪随机序列调制的子ADC电路、子DAC电路、余量增益电路、伪随机译码电路及伪随机序列产生电路；

伪随机序列调制的子ADC电路，与第一差分信号Vip、第二差分信号Vin、伪随机序列产生电路的输出端、子DAC电路的输入端以及伪随机译码电路的输入端连接，在伪随机序列产生电路产生的伪随机序列作用下根据第一差分信号Vip、第二差分信号Vin向子DAC电路以及输出具有伪随机性质的温度计码；

子DAC电路，与伪随机序列调制的子ADC电路的输出端连接，根据温度计码产生具有伪随机性质的Vdac信号；

伪随机译码电路，与伪随机序列调制的子ADC电路的输出端连接，根据温度计码输出K比特的数字编码；

余量增益电路，通过采样开关与第一差分信号Vip、第二差分信号Vin以及子DAC电路的输出端连接，对第一差分信号Vip、第二差分信号Vin以及Vdac信号进行采样，并输出余量放大值Vo。

所述伪随机序列调制的子ADC电路包括第一路参考电压选通电路、第二路参考电压选通电路以及动态锁存比较器组；动态锁存比较器组包括2^K个动态锁存比较器；

第一路参考电压选通电路包括2^K-2组高电平选通电路，每组高电平选通电路均包括2^K-1个高电平选通开关；第一路参考电压选通电路内的高电平选通开关由伪随机序列产生电路产生的伪随机序列进行控制，且伪随机序列与2^K-2组高电平选通电路中的每组高电平选通电路连接控制时的位置顺序不同；

第二路参考电压选通电路包括2^K-2组低电平选通电路，每组低电平选通电路均包括2^K-1个低电平选通开关；第二路参考电压选通电路内的低电平选通开关由伪随机序列产生电路产生的伪随机序列进行控制，且伪随机序列与2^K-2组低电平选通电路中的每组低电平选通电路连接控制时的位置顺序不同；

第一差分信号Vip、第一路参考电压选通电路选通的高电平与动态锁存器组内对应的动态锁存比较器的正端连接，第二差分信号Vin、第二路参考电压选通电路选通的低电平与动态锁存器组内对应的动态锁存比较器的负端连接。

所述高电平选通开关、低电平选通开关为NMOS、PMOS或CMOS传输门。

所述伪随机译码电路包括加法电路以及与所述加法电路输出端连接的判断电路；加法电路的输入端与伪随机序列调制的子ADC电路的输出端连接，以接受伪随机序列调制的子ADC电路输出的温度计码；加法电路对温度计码进行累加，判断电路对加法电路输出的累加结果进行判断，并输出K比特数字编码。

所述子DAC电路包括第一开关电路模块及第二开关电路模块；所述第一开关电路模块及第二开关电路模块内均包括2^K组相同的开关对，开关对由两个相同的开关组成，所述开关为PMOS开关管、NMOS开关管或CMOS开关对；开关对由伪随机序列调制的子ADC电路输出的温度计码进行控制。