[发明专利]对失调误差和电容失配误差动态补偿的流水线ADC子级电路

权利要求书

1.一种对失调误差和电容失配误差动态补偿的流水线ADC子级电路，包括与输入信号Vi连接的第一通路以及第二通路；第一通路对输入信号Vi进行采样保持后得到第一差分信号Vip以及第二差分信号Vin；其特征是：第二通路包括伪随机序列调制的子ADC电路（201）、子DAC电路（22）、余量增益电路（203）、伪随机译码电路（204）及伪随机序列产生电路（205）；

伪随机序列调制的子ADC电路（201），与第一差分信号Vip、第二差分信号Vin、伪随机序列产生电路（205）的输出端、子DAC电路（22）的输入端以及伪随机译码电路（204）的输入端连接，在伪随机序列产生电路（205）产生的伪随机序列作用下根据第一差分信号Vip、第二差分信号Vin向子DAC电路（22）以及输出具有伪随机性质的温度计码；

子DAC电路（22），与伪随机序列调制的子ADC电路（201）的输出端连接，根据温度计码产生具有伪随机性质的Vdac信号；

伪随机译码电路（204），与伪随机序列调制的子ADC电路（201）的输出端连接，根据温度计码输出K比特的数字编码；

余量增益电路（203），通过采样开关（206）与第一差分信号Vip、第二差分信号Vin以及子DAC电路（22）的输出端连接，对第一差分信号Vip、第二差分信号Vin以及Vdac信号进行采样，并输出余量放大值Vo。

2.根据权利要求1所述的对失调误差和电容失配误差动态补偿的流水线ADC子级电路，其特征是：所述伪随机序列调制的子ADC电路（201）包括第一路参考电压选通电路、第二路参考电压选通电路以及动态锁存比较器组；动态锁存比较器组包括2^K个动态锁存比较器；

第一路参考电压选通电路包括2^K-2组高电平选通电路，每组高电平选通电路均包括2^K-1个高电平选通开关；第一路参考电压选通电路内的高电平选通开关由伪随机序列产生电路（205）产生的伪随机序列进行控制，且伪随机序列与2^K-2组高电平选通电路中的每组高电平选通电路连接控制时的位置顺序不同；

第二路参考电压选通电路包括2^K-2组低电平选通电路，每组低电平选通电路均包括2^K-1个低电平选通开关；第二路参考电压选通电路内的低电平选通开关由伪随机序列产生电路（205）产生的伪随机序列进行控制，且伪随机序列与2^K-2组低电平选通电路中的每组低电平选通电路连接控制时的位置顺序不同；

第一差分信号Vip、第一路参考电压选通电路选通的高电平与动态锁存器组内对应的动态锁存比较器的正端连接，第二差分信号Vin、第二路参考电压选通电路选通的低电平与动态锁存器组内对应的动态锁存比较器的负端连接。

3.根据权利要求2所述的对失调误差和电容失配误差动态补偿的流水线ADC子级电路，其特征是：所述高电平选通开关、低电平选通开关为NMOS、PMOS或CMOS传输门。

4.根据权利要求1所述的对失调误差和电容失配误差动态补偿的流水线ADC子级电路，其特征是：所述伪随机译码电路（204）包括加法电路（50）以及与所述加法电路（50）输出端连接的判断电路（51）；加法电路（50）的输入端与伪随机序列调制的子ADC电路（201）的输出端连接，以接受伪随机序列调制的子ADC电路（201）输出的温度计码；加法电路（50）对温度计码进行累加，判断电路（51）对加法电路（50）输出的累加结果进行判断，并输出K比特数字编码。

5.根据权利要求1所述的对失调误差和电容失配误差动态补偿的流水线ADC子级电路，其特征是：所述子DAC电路（202）包括第一开关电路模块（40）及第二开关电路模块（41）；所述第一开关电路模块（40）及第二开关电路模块（41）内均包括2^K组相同的开关对，开关对由两个相同的开关组成，所述开关为PMOS开关管、NMOS开关管或CMOS开关对；开关对由伪随机序列调制的子ADC电路（201）输出的温度计码进行控制。