[发明专利]金属源漏结构及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种金属源漏结构及其形成方法。

背景技术

半导体Ge具有较高的电子和空穴迁移率，在新型高性能金属-氧化物-半导体场效应晶体管（MOSFET）的器件沟道材料方面潜力巨大。对于小尺寸下的MOSFET器件，抑制器件的短沟道效应是一个非常重要的问题，一般要求器件的源漏pn结结深应随器件尺寸一起按比例缩小，以减弱沟道中电势分布的二维效应，增强栅极对沟道电势的控制能力以抑制短沟道效应。因此对于极小尺寸的MOSFET器件来说，超浅源漏pn结是实现良好器件性能的关键。与此同时，源漏区的寄生电阻对器件开态电流的影响也随器件尺寸缩小而变得更加明显，在实现超浅源漏pn结的同时还要使其寄生电阻减小就变得相当重要。

对于Ge基MOSFET而言，较高的载流子迁移率可以实现比传统Si基材料更好的器件性能。但是一般杂质在Ge中的固溶度较低且容易发生扩散，因而不容易形成高掺杂浓度的源漏区以及结深较浅的源漏pn结，使得形成的器件源漏寄生电阻较大且不利于抑制器件的短沟道效应。基于肖特基结的金属源漏结构可以用来解决这一问题。与传统的源漏pn结类似，可将金属与半导体材料形成的肖特基结作为MOSFET的源漏结构以实现低寄生电阻的浅结结构。对于不容易形成理想源漏pn结的Ge材料来说，肖特基结源漏结构可以作为一种较为理想的解决方案。

人们一般采用Pt、Ni等金属与Ge形成合金，以此和Ge构成肖特基结作为MOSFET器件的源漏结构，避免了传统pn结因杂质扩散带来的问题。但是，在这些处理方法中通常具有较高的热开销，且在去除金属牺牲层时往往伴有强酸处理等，对于Ge基器件而言，其中的高k电介质和金属栅构成的栅叠层结构一般不能承受这样的高温或强酸处理，这些处理可能导致MOSFET器件栅叠层结构电学性能的恶化。此外，目前得到的Ge基肖特基结的载流子肖特基势垒高度还不是特别理想，肖特基结的开关电流比也不是很高，因而应用于MOSFET器件中时会引起较高的关态电流和较大的寄生效应，进而会影响Ge MOSFET器件的开关电流比。

发明内容

本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的技术选择。

为此，本发明的一个目的在于提出一种厚度薄且电学性质好的金属源漏结构形成方法。

本发明的另一个目的在于提出一种厚度薄且电学性质好的金属源漏结构。

根据本发明第一方面实施例的金属源漏结构形成方法，可以包括以下步骤：提供以Ge层为表面的衬底；在所述Ge层之上形成Sn层，其中，所述Ge层与所述Sn层之间的界面为GeSn层；去除所述Sn层以暴露所述GeSn层；在所述GeSn层之上形成金属层。

根据本发明实施例的金属源漏结构形成方法，能够提高器件的开关电流比和肖特基器件的电子势垒高度，具有工艺简单、简便易行的优点。

另外，根据本发明实施例的金属源漏结构形成方法还可以具有如下附加技术特征：

在本发明的一个实施例中，在去除所述Sn层之前进一步包括：通过退火处理强化所述GeSn层。

在本发明的一个实施例中，所述以Ge层为表面的衬底包括：纯Ge衬底或表层为Ge薄膜的衬底。

在本发明的一个实施例中，所述金属层的厚度为200-500nm。

在本发明的一个实施例中，所述金属层为Al、Ni、Co、W、Pt、Ti、Ta、Pd、Zr中的一种或多种金属的组合。

在本发明的一个实施例中，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn层以露出所述GeSn层。

在本发明的一个实施例中，所述清洗后保留下来的所述GeSn层的厚度为0.5-3nm。

根据本发明第二方面实施例的金属源漏结构，可以包括：以Ge层为表面的衬底；位于所述Ge层之上的GeSn层；位于所述GeSn层之上的金属层。

根据本发明实施例的金属源漏结构，能够提高器件的开关电流比和肖特基器件的电子势垒高度。此外，本发明实施例的金属源漏结构还具有结构简单、成本较低的优点。

另外，根据本发明实施例的金属源漏结构还可以具有如下附加技术特征：

在本发明的一个实施例中，所述GeSn层是首先在所述Ge层上形成Sn层，然后在所述Ge层和所述Sn层之间的界面处自然形成或者通过退火处理强化得到的。

在本发明的一个实施例中，所述以Ge层为表面的衬底包括：纯Ge衬底或表层为Ge薄膜的衬底。