[发明专利]一种半导体器件的制备方法在审
| 申请号： | 201310548267.X | 申请日： | 2013-11-06 |
| 公开（公告）号： | CN104637879A | 公开（公告）日： | 2015-05-20 |
| 发明（设计）人： | 谢欣云 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制备 方法 | ||
1.一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
在所述栅极结构两侧的所述半导体衬底中形成凹槽，在所述凹槽中外延生长应力层，在外延生长所述应力层的同时进行N型离子或者P型离子以及F离子的原位掺杂，以形成源漏。
2.根据权利要求1所述的方法，其特征在于，所述方法包括：
在所述半导体衬底上形成有源区，包括NMOS区域以及PMOS区域，所述NMOS区域以及PMOS区域上分别形成有NMOS栅极结构以及PMOS栅极结构；
在所述PMOS栅极结构两侧的所述半导体衬底中形成第一凹槽，并在所述第一凹槽中外延生长第一应力层，同时进行P型离子以及F离子的原位掺杂，以形成PMOS源漏；
在所述NMOS栅极结构两侧的所述半导体衬底中形成第二凹槽，并在所述第二凹槽中外延生长第二应力层，同时进行N型离子以及F离子的原位掺杂，以形成NMOS源漏。
3.根据权利要求2所述的方法，其特征在于，所述NMOS栅极结构和所述PMOS栅极结构的形成方法为：
在所述NMOS区域以及PMOS区域的所述半导体衬底中形成阱，并形成栅极介电层和栅极材料层；
图案化所述栅极介电层和所述栅极材料层，以形成所述NMOS栅极结构和所述PMOS栅极结构。
4.根据权利要求3所述的方法，其特征在于，在形成所述NMOS栅极结构和所述PMOS栅极结构之后还包括以下步骤：
执行LDD离子注入步骤并活化；
在所述NMOS栅极结构和所述PMOS栅极结构的侧壁上形成间隙壁。
5.根据权利要求2所述的方法，其特征在于，所述第一凹槽为“∑”形凹槽。
6.根据权利要求2所述的方法，其特征在于，所述第一应力层为SiGe层，所述第二应力层为SiC层。
7.根据权利要求1或2所述的方法，其特征在于，所述P型离子包括B离子。
8.根据权利要求1或2所述的方法，其特征在于，所述N型离子包括P离子。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310548267.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：氧化物半导体薄膜晶体管阵列基板的制作方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
