[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

在一个单元阵列块中的多个单位单元，沿行和列二维地布置，所述单位单元被分为多个单元子组，每个所述单元子组包括组成多个所述行的所述单位单元，每个所述单位单元包括选择元件和数据存储部；

字线，连接到组成每个所述列的所述单位单元的所述选择元件的栅电极；

多条位线，连接到组成所述行的所述单位单元的所述数据存储部，所述位线交叉所述字线；以及

在每个所述单元子组中的源极线，所述源极线电连接到在每个所述单元子组中包括的所述单位单元的所述选择元件的源极端子，所述源极线与所述位线中的一条被选位线相邻，

其中所述源极线平行于所述位线；以及

其中所述源极线和所述被选位线之间的距离等于彼此相邻的所述位线之间的距离。

2.根据权利要求1所述的半导体存储器件，其中分别包括在所述单元子组中的所述源极线被彼此独立地控制。

3.根据权利要求2所述的半导体存储器件，其中所述半导体存储器件配置为在从编程操作和读出操作中选出的操作中，施加参考电压到所述多个单元子组中的被选单元子组的所述源极线；和

其中所述半导体存储器件配置为在所述操作中施加不同于所述参考电压的电压到所述多个单元子组中未被选择的单元子组的所述源极线或将其浮置。

4.根据权利要求1所述的半导体存储器件，还包括：

在每个所述单元子组中的多条局部互连线，所述局部互连线在所述字线的纵向方向上彼此平行地延伸，

其中每条所述局部互连线连接到在所述字线的纵向方向上布置的所述单位单元的所述源极端子；

其中在每个所述单元子组中，所述源极线交叉所述局部互连线并且连接到所述局部互连线；和

其中一个所述单元子组中的所述局部互连线与其它单元子组中的所述局部互连线分离。

5.根据权利要求4所述的半导体存储器件，其中组成每列的所述单位单元被分为分别包括在所述多个单元子组中的多个子列；以及

其中所述子列成对地布置，和

在每个所述单元子组中，成对的所述子列的每个中的所述单位单元共用其中一条所述局部互连线并且关于所共用的局部互连线对称。

6.根据权利要求1所述的半导体存储器件，还包括：

在每个所述单元子组中的虚设行，所述虚设行包括在平行于所述行的方向上布置的多个虚设单元，

其中所述虚设行中的所述虚设单元的数据存储部连接到所述源极线。

7.根据权利要求6所述的半导体存储器件，其中所述虚设行与所述行中的选择行相邻，

所述虚设行和所述选择行之间的距离等于彼此相邻的所述行之间的距离。

8.根据权利要求1所述的半导体存储器件，其中在每个所述单元子组中包括的所述位线的数目是至少四条。

9.根据权利要求1所述的半导体存储器件，其中在每个所述单元子组中，设置在所述源极线一侧的位线的数目等于设置在所述源极线另一侧的位线的数目。

10.一种半导体存储器件，包括：

基板，包括在一个单元阵列块中沿行和列二维布置的多个有源部分，所述有源部分被分为多个单元子组，每个所述单元子组包括组成多个所述行的所述有源部分；

成对的单元栅电极，与组成每个所述列的所述有源部分交叉，所述成对的单元栅电极与所述有源部分绝缘；

第一掺杂区，在每个所述有源部分中在所述成对的单元栅电极之间；

成对的第二掺杂区，每个第二掺杂区分别在每个所述有源部分的两个边缘部分中，在平面图中所述成对的单元栅电极在所述成对的第二掺杂区之间；

多个数据存储部，每个分别电连接到所述成对的第二掺杂区；和

在所述数据存储部上的导线，电连接到每个所述行中的所述有源部分的所述第二掺杂区，所述导线平行于每个所述行延伸，

其中每个所述单元子组中的所述导线包括源极线和多条位线；以及

其中所述源极线电连接到每个所述单元子组中的所述第一掺杂区。

11.根据权利要求10所述的半导体存储器件，其中分别包括在所述多个单元子组中的所述源极线被彼此独立地控制。