[发明专利]一种具有优异力学性能的低介电常数薄膜的制备方法

说明书

技术领域

本发明属于超大规模集成电路技术领域，具体涉及一种具有优异力学性能的超低介电常数薄膜的制备方法。

背景技术

近年来，微电子器件的集成度不断提高，在大规模集成电路中，预计在高性能的单芯上，不到1cm²面积内将集成10⁸-10⁹个晶体管，这时内部器件之间的连线将长达万米，时钟操作频率接近几千兆赫。随着器件密度和连线密度的增加，特征尺寸不断减小，导致阻容（RC）耦合增大，使得RC延迟效应日益明显。为了降低互连延迟，可以采用介电常数更低的介质材料。而在制备低介电常数（k）薄膜材料的过程中，为了降低k值，除了从材料本身的分子结构出发来降低极化率高的组份外，收效更为明显的方式就是在薄膜中引入孔隙。同时为了保证低k材料薄膜具有足够的力学性能，可通过无机硅氧烷与成孔剂的水溶液或乙醇溶液在酸催化的条件下发生水解与脱水缩合反应，向无机基体材料中引入有机大分子，后经过老化工艺稳定骨架结构，然后经过高温退火去除有机成分以形成孔隙结构，从而实现低k多孔薄膜材料的制备。

文献[1]报道了采用P₁₂₃（PEO-PPO-PEO）成孔剂，以及MTES、BTEE反应前驱体制备出了低k材料薄膜，其k值为1.9-2.0，漏电流密度为10^-8-10^-9A/cm²。然而，弹性模量仅为4.05GPa，硬度仅为0.32GPa。这无法满足集成电路中化学机械抛光工艺对低k薄膜苛刻的力学性能要求。

本发明以Brij76为成孔剂[2]，以MTES和BTEE为前驱体，制备低k材料薄膜。由于Brij76的分子量较小，使得成孔的尺寸相较以P₁₂₃为成孔剂制备得到的孔隙尺寸更小，从而使得薄膜具有更优良的力学性能。所制备的低k薄膜的k值为2.2，在0.8MV/cm外电场下其漏电流密度为2.7×10^-9A/cm²，同时具有优异的力学性能，如杨氏模量达到8.50GPa，硬度达到1.17GPa。

参考文献： 

[1] S. Fu, K.-J. Qian,S.-J. Ding, and D. W. Zhang, Preparation and Characterization of Ultralow-Dielectric-Constant Porous SiCOH Thin Films Using 1,2-Bis(triethoxysilyl)ethane, Triethoxymethylsilane, and a Copolymer Template. Journal of Electronic Materials, 40 (10), pp.2144-2145, 2011.

[2] Y. Wan and D. Zhao, On the Controllable Soft-Templating Approach to Mesoporous Silicates, Chemical Reviews, 2007 – ACS publications,2823-2828。

发明内容

本发明的目的在于提供一种力学性能优异的低介电常数（低k）薄膜的制备方法。

本发明提供的低介电常数（低k）薄膜的制备方法，以C₅₈H₁₁₈O₂₁（Brij76）为成孔剂，以甲基三乙氧基硅烷（MTES）和1,2-二（三乙氧基硅基）乙烷（BTEE）为前驱体，在水溶液中经盐酸催化发生水解与缩合反应，形成溶胶；然后经旋涂成膜，通过老化工艺稳定孔结构，高温退火除去聚合物成分Brij76以形成孔洞结构，从而制备得多孔低k薄膜。该薄膜具有k值为2.2，在0.8MV/cm外电场下漏电流密度为2.7×10^-9A/cm²，杨氏模量达到8.50 GPa，硬度达到1.17GPa。

本发明提供的低介电常数（低k）薄膜的制备方法，具体步骤如下：