[发明专利]测试键结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种测试键结构及其形成方法。

背景技术

随着时代的发展，信息的存储越来越重要，非易挥发存储器是一种较为成功的信息存储器，它是靠电荷保存在浮栅上来存储0/1信息的。非易挥发存储器在无电维持时，也能很好的抗磁干扰，因此非易挥发存储器得到广泛应用。

FLASH存储器是一种常见的非易挥发存储单元。参考图1，示出了现有技术一种FLASH存储电路的局部俯视图。所述FLASH存储电路包括：第一栅极01以及与第一栅极01相邻且平行的第二栅极02，所述第一栅极01和第二栅极02均垂直覆盖于三个有源区03上。

结合参考图2和图3，分别示出了沿图1中XX’字线、YY’字线的剖视图。FLASH存储电路中的FLASH存储单元由设置于基底10中的浅沟槽隔离结构11分隔开，存储单元包括：位于浅沟槽隔离结构11之间的衬底10中的有源区，位于有源区表面上的栅极氧化层12，位于栅极氧化层12表面上的浮栅13，位于浮栅13表面与浮栅13之间露出的浅沟槽隔离结构11表面上的氧化物—氮化硅—氧化物（Oxide/Nitride/Oxide，ONO）膜16，位于氧化物—氮化硅—氧化物膜16上的控制栅14，覆盖于控制栅14上的层间介质层15。

所述第一栅极01和第二栅极02包括栅极氧化层12、浮栅13、氧化物—氮化硅—氧化物膜16和控制栅14构成的堆叠结构，所述第一栅极01和第二栅极02还包括设置于所述堆叠结构侧壁上的侧墙18，用于保护浮栅13与控制栅14。

氧化物—氮化硅—氧化物膜在FLASH存储单元中的作用是作为浮栅与控制栅之间的绝缘层，氧化物—氮化硅—氧化物膜的成膜质量是影响FLASH存储单元性能的关键，如果在形成过程中出现膜厚均一性差等问题，会造成控制栅与浮栅之间漏电流增大，击穿电压降低等缺陷，影响存储单元的性能，因此，在可靠性测试中，对氧化物—氮化硅—氧化物膜的测试是重要环节。

参考图4，示出了现有技术一种氧化物—氮化硅—氧化物膜测试键结构的示意图，它是由衬底10、测试氧化物—氮化硅—氧化物膜19、测试栅极20三层结构垂直叠加在一起构成，通过对测试栅极20和衬底10施加电压，测试其漏电流、击穿电压，监测测试氧化物—氮化硅—氧化物膜19的成膜质量。

然而，FLASH存储单元中具有一些特殊结构，例如：参考图2中现有技术FLASH存储单元，浮栅13上表面与浮栅13侧面具有拐角17，位于拐角17处的氧化物—氮化硅—氧化物膜16容易出现缺陷，从而会影响FLASH存储单元的性能。图4所示的测试键难以测试与监控所述特殊结构对FLASH性能影响。

发明内容

本发明解决的问题是，提供一种测试键结构及其形成方法，能够较准确地模拟FLASH存储单元中的氧化物—氮化硅—氧化物膜的真实形貌，提高FLASH存储单元中的氧化物—氮化硅—氧化物膜的成膜质量测试与监控的准确度。

为解决上述问题，本发明提供一种测试键结构，包括：

衬底;

设置于衬底中的隔离结构，所述隔离结构在衬底中围成封闭框，用于所述衬底分成位于封闭框内的第一衬底区和位于封闭框外的第二衬底区;

覆盖于所述第一衬底区表面的第一栅极氧化层；

覆盖于所述第二衬底区表面的第二栅极氧化层；

位于所述第一栅极氧化层表面的第一浮栅；

位于所述第一浮栅表面以及隔离结构表面的氧化物—氮化硅—氧化物膜；

位于所述氧化物—氮化硅—氧化物膜表面的控制栅，所述控制栅完全覆盖所述隔离结构且部分覆盖所述第一浮栅，露出所述第一浮栅中间区域的氧化物—氮化硅—氧化物膜的表面。

可选的，所述测试键结构还包括：位于所述第二栅极氧化层表面的第二浮栅；所述氧化物—氮化硅—氧化物膜还位于所述第二浮栅表面；所述控制栅还部分覆盖所述第二浮栅，露出所述第二浮栅上远离隔离结构的氧化物—氮化硅—氧化物膜。

可选的，所述测试键结构还包括：位于所述控制栅表面及控制栅露出的第一浮栅、第二浮栅及所述第二浮栅露出的衬底上的层间介质层。

可选的，所述测试键结构还包括：

贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第一浮栅相接触的第一金属互联结构；

贯穿所述层间介质层、氧化物—氮化硅—氧化物膜，并与第二浮栅相接触的第二金属互联结构；

贯穿所述层间介质层，并与控制栅相接触的第三金属互联结构。

可选的，所述第二浮栅为围绕所述隔离结构的封闭结构，所述控制栅为封闭结构。