[发明专利]改进的小间距塑封的封装结构及封装方法

说明书

技术领域

本发明涉及一种封装结构及封装方法，尤其是一种改进的小间距塑封的封装结构及封装方法，属于半导体封装的技术领域。

背景技术

随着芯片功能日益集中，单个封装体所要求集合的芯片也越来越多，相应的SIP（System In a Package），PIP（Product In Package）以及POP（Package on Package）封装所占的市场份额逐年增加。在一个大的封装体内会堆叠多层的封装结构（所述封装结构为芯片原片或者塑封好的封装体）。同时，由于产品空间高度的限制，这些堆叠的封装结构之间的上下间距变得很小。正常的塑封料无法流过这么小的间距，需要额外的进行底部填充的处理。

由于各个封装结构之间的间隙较小，且注塑料需要流经的路程较远，传统塑封材料不能直接将这些间隙填充满。目前在堆叠完芯片的时候，在层与层之间用底部进行填充，以使其排出空气，最后再进行整体塑封。工艺流程增加的同时，成本也大为上升。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种改进的小间距塑封的封装结构及封装方法，其结构简单，工艺简单，操作方便，降低封装成本，适应范围广，安全可靠。

按照本发明提供的技术方案，所述改进的小间距塑封的封装结构，包括底板以及位于所述底板上用塑封体塑封的堆叠封装体；所述堆叠封装体包括若干承载基板以及位于所述承载基板上的封装结构，所述承载基板上设有基板通孔，相邻承载基板间的间隙以及承载基板与底板间的间隙通过承载基板上的基板通孔相连通，塑封体通过基板通孔填充相邻承载基板间的间隙以及承载基板与底板间的间隙。

所述相邻的承载基板间通过基板连接电极电连接，基板通孔与基板连接电极间交错分布。

所述底板上设有底板连接电极，所述底板连接电极与塑封体分别位于底板的对应表面上。

所述封装结构上设有封装结构通孔，所述封装结构通孔与基板通孔相连通。

一种改进的小间距塑封的封装方法，所述封装方法包括如下步骤：

a、提供承载基板，并在所述承载基板上设置所需的基板通孔；

b、在具有基板通孔的承载基板上设置封装结构，并将若干设置封装结构的承载基板通过基板连接电极连接形成堆叠封装体；

c、将堆叠封装体通过基板连接电极安装在底板上，且用塑封体将堆叠封装体封装在底板上，塑封体通过基板通孔填充相邻承载基板间的间隙以及承载基板与底板间的间隙。

所述底板上设有底板连接电极，所述底板连接电极与塑封体分别位于底板的对应表面上。

所述封装结构上设置有封装结构通孔，所述封装结构通孔与基板通孔相连通。所述基板连接电极呈球状。

本发明的优点：在承载基板上设置基板通孔，或同时在封装结构上设置封装结构通孔；塑封体的塑封料通过基板通孔、封装结构通孔填充在相邻承载基板间的间隙以及承载基板与底板间的间隙，然后能够一次性完成塑封，能减小塑封料流动距离，提高了整个封装结构的可塑封性能以及封装刚度，结构简单，工艺简单，操作方便，降低封装成本，适应范围广，安全可靠。

附图说明

图1~图3为现有封装的具体实施工艺步骤剖视图，其中：

图1为在底板上得到堆叠封装结构后的结构剖视图。

图2为对堆叠封装结构内进行底部填充后的结构剖视图。

图3为对底部填充后进行塑封的结构剖视图。

图4~图7为本发明实施例1的具体实施工艺步骤剖视图，其中：

图4为本发明在承载基板上设置基板通孔后的剖视图。

图5为本发明在承载基板上设置封装结构后的剖视图。

图6为本发明在堆叠封装结构安装在底板后的剖视图。

图7为本发明对堆叠封装结构进行塑封后的剖视图。

图8~图11为本发明实施例2的具体实施工艺步骤剖视图，其中：

图8为本发明在承载基板上设置封装结构后的剖视图。

图9为本发明对承载基板以及封装结构进行开孔得到封装结构通孔以及基板通孔后的剖视图。

图10为本发明将堆叠封装结构安装在底板上后的剖视图。

图11为本发明对堆叠封装结构进行塑封后的剖视图。

附图标记说明：1-底板、2-底板连接电极、3-承载基板、4-基板连接电极、5-封装结构、6-填充体、7-塑封体、8-基板通孔及9-封装结构通孔。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。