[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，尤指一种层叠式的半导体封装件及其制法。

背景技术

随着时代的进步，现今电子产品均朝向微型化、多功能、高电性及高速运作的方向发展，为了配合此一发展趋势，半导体业者莫不积极研发能整合有多个个芯片的半导体装置的堆栈式半导体封装件（stacked package），藉以符合电子产品的需求。

图1所示者，现有的堆栈式半导体封装件的剖面图。

如图所示，该堆栈式半导体封装件包括一第一半导体封装件10、以及一堆栈于该第一半导体封装件10上并与该第一半导体封装件10电性连接的第二半导体封装件11。

该第一半导体封装件10包括：一芯片承载件101；至少一安置于该芯片承载件101上的半导体芯片102；一提供该半导体芯片102电性连接至该芯片承载件101的第一导电组件103；一位于该半导体芯片102上方的电路板104；一用以支撑并提供该电路板104电性连接至该芯片承载件101的焊球105；一形成于该芯片承载件101与该电路板104间，且用以包覆该半导体芯片102与焊球105，并外露出该电路板104上表面的封装胶体106；以及一用以提供该半导体芯片102电性连接至外界的第二导电组件107。藉由将该电路板104上表面外露出该第一半导体封装件10的外表面，以提供至少一第二半导体封装件11电性连接至该电路板104，以整合该第一半导体封装件10与第二半导体封装件11，形成一堆栈式半导体封装件。

然而，由于该芯片承载件101与电路板104间以焊球105做为支撑与电性连接，随着电子产品的I/O数量愈来愈多，在封装件的尺寸大小不变的情况下，焊球105与焊球105间的间距必须缩小，导致容易使得发生焊料桥接的现象，进而造成产品良率过低及可靠度不佳等问题。

因此，如何避免上述现有技术中的种种问题，实已成为目前亟欲解决的课题。

发明内容

有鉴于上述现有技术的缺失，本发明提供一种半导体封装件及其制法，能有效避免半导体封装件的焊料桥接现象，进而增进产品良率与可靠度。

本发明的半导体封装件的制法包括：提供第一封装基板及第二封装基板，该第一封装基板具有相对的第一表面与第二表面，该第一表面具有多个第一电性接触垫及形成于其上的第一金属柱，该第二封装基板具有相对的第三表面与第四表面，该第三表面具有多个第二电性接触垫、形成于该第二电性接触垫上的第二金属柱及设于该第三表面上的半导体芯片；接置该第一封装基板于该第二封装基板的第二金属柱上，使该第一封装基板的第一金属柱对应电性连接该第二金属柱；以及于该第一封装基板与第二封装基板之间形成包覆该第一金属柱与第二金属柱的封装胶体。

于一具体实施例中，该第一金属柱上还形成有焊料凸块，以电性连接该第二金属柱；或者，该第二金属柱上还形成有焊料凸块，以电性连接该第一金属柱。

于前述的半导体封装件的制法中，于形成该封装胶体后，还包括于该第二封装基板的第四表面上形成多个导电组件，且于形成该封装胶体后，还包括进行切单步骤。

依上所述的半导体封装件的制法，于形成该封装胶体后，还包括于该第一封装基板的第二表面上接置电子组件，该电子组件为芯片或封装件，该第一金属柱与第二金属柱的粗细不同，且该第二金属柱较该第一金属柱粗。

本发明还提供一种半导体封装件，包括：第二封装基板，具有相对的第三表面与第四表面，该第三表面具有多个第二电性接触垫及形成于该第二电性接触垫上的第二金属柱；半导体芯片，其接置于该第二封装基板的第三表面上；焊料凸块，其形成于该第二金属柱上；第一封装基板，其具有相对的第一表面与第二表面，该第一表面具有多个第一电性接触垫及形成于该第一电性接触垫上的第一金属柱，且该第一封装基板以该第一金属柱对应电性连接该焊料凸块的方式接置于该第二封装基板上；以及封装胶体，其形成于该第一封装基板与第二封装基板之间，以包覆该第一金属柱与第二金属柱。

于本发明的半导体封装件中，还包括多个导电组件，其形成于该第二封装基板的第四表面上，且还包括电子组件，其接置于该第一封装基板的第二表面上。

所述的半导体封装件中，该电子组件为芯片或封装件，该第一金属柱与第二金属柱的粗细不同，且该第二金属柱较该第一金属柱粗。

由上可知，本发明于二封装基板上均形成有金属柱，并藉由二金属柱相互对应并电性连接以完成一半导体封装件，由于该金属柱所需的空间远较现有的焊球小，因而可避免焊料桥接现象，并能有效增进产品良率与可靠度。

附图说明

图1所示者为现有的堆栈式半导体封装件的剖面图。