[发明专利]栅极驱动电路、阵列基板和液晶显示装置

说明书

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种栅极驱动电路、阵列基板和液晶显示装置。

背景技术

目前的液晶显示器通常是通过二阶栅极电压来控制每行像素薄膜晶体管（Thin Film Transistor，TFT），即提供高电压和低电压，高电压时像素TFT导通，数据线为像素电极充电至像素电压，低电压时像素TFT截止，像素电压被存储。

然而，栅极电压的变化会通过寄生电容或存储电容使得像素电极电压产生跳变电压（Feed through Voltage），因此，在像素TFT截止后，栅极电压从高电压变为低电压的过程会使得像素电极产生跳变电压并使实际像素电压小于像素TFT导通时数据线提供的充电电压，从而导致显示效果较差。

发明内容

本发明提供一种栅极驱动电路、阵列基板和液晶显示装置，使实际像素电压更接近充电电压，从而改善显示效果。

为解决上述技术问题，本发明采用如下技术方案：

一方面，提供一种栅极驱动电路，包括：

第一电压生成单元，用于在一行扫描时间中生成第一电压，所述一行扫描时间依次由第一阶段和第二阶段组成；

第二电压生成单元，用于在所述第一阶段生成第二电压；

开启单元，用于在所述第一阶段输出所述第一电压与第二电压之和，在所述第二阶段输出所述第一电压；

截止单元，用于在所述一行扫描时间结束时输出截止电压。

具体地，所述第一电压生成单元包括n个栅极信号输入端，n个栅极信号输入端用于依次在一行扫描时间中输出第一电压，其中n为正整数；

所述第二电压生成单元包括第一时钟信号输入端和第二时钟信号输入端，所述第一时钟信号输入端用于在奇数行扫描时间的第一阶段输出第二电压，所述第二时钟信号输入端用于在偶数行扫描时间的第一阶段输出所述第二电压；

所述开启单元包括n个第一薄膜晶体管和n个电容，第一薄膜晶体管不能被所述第二电压控制导通；

所述截止单元包括低电压输入端和n个第二薄膜晶体管，第二薄膜晶体管能够被所述第二电压控制导通；

所述栅极驱动电路还包括n行栅线；

每行栅极驱动电路包括一行栅线、一个栅极信号输入端、一个电容、一个第一薄膜晶体管和一个第二薄膜晶体管；

在每行栅极驱动电路中，电容的第一端连接于所述栅极信号输入端，奇数行中电容的第二端连接于所述第一时钟信号输入端，偶数行中电容的第二端连接于所述第二时钟信号输入端；

在每行栅极驱动电路中，第一薄膜晶体管的栅极和源极连接于栅极信号输入端，第一薄膜晶体管的漏极连接于栅线；

在每行栅极驱动电路中，第二薄膜晶体管的源极连接于所述低电压输入端，第二薄膜晶体管的漏极连接于栅线，奇数行中第二薄膜晶体管的栅极连接于所述第二时钟信号输入端，偶数行中第二薄膜晶体管的栅极连接于所述第一时钟信号输入端。

具体地，在每一行扫描时间的第一阶段输出第一电压与第二电压之和至每一行栅线，所述每一行的扫描时间依次由所述第一阶段和第二阶段组成；

在所述每一行扫描时间的第二阶段输出所述第一电压至每一行栅线；

在所述每一行扫描时间的第二阶段结束时输出截止电压至每一行栅线。

具体地，在奇数行扫描时间的第一阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出第二电压，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在奇数行扫描时间的第二阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在奇数行扫描时间的第二阶段结束时，栅极信号输入端输出0，第一时钟信号输入端输出0，第二时钟信号输入端输出第二电压，第一薄膜晶体管截止，第二薄膜晶体管导通；

在偶数行扫描时间的第一阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出第二电压，第一薄膜晶体管导通，第二薄膜晶体管截止；

在偶数行扫描时间的第二阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在偶数行扫描时间的第二阶段结束时，栅极信号输入端输出0，第一时钟信号输入端输出第二电压，第二时钟信号输入端输出0，第一薄膜晶体管截止，第二薄膜晶体管导通。

进一步地，所述一行扫描时间中，所述第一阶段大于所述第二阶段。