[发明专利]栅极驱动电路、阵列基板和液晶显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括：

第一电压生成单元，用于在一行扫描时间中生成第一电压，所述一行扫描时间依次由第一阶段和第二阶段组成；

第二电压生成单元，用于在所述第一阶段生成第二电压；

开启单元，用于在所述第一阶段输出所述第一电压与第二电压之和，在所述第二阶段输出所述第一电压；

截止单元，用于在所述一行扫描时间结束时输出截止电压。

2.根据权利要求1所述的栅极驱动电路，其特征在于，

所述第一电压生成单元包括n个栅极信号输入端，n个栅极信号输入端用于依次在一行扫描时间中输出第一电压，其中n为正整数；

所述第二电压生成单元包括第一时钟信号输入端和第二时钟信号输入端，所述第一时钟信号输入端用于在奇数行扫描时间的第一阶段输出第二电压，所述第二时钟信号输入端用于在偶数行扫描时间的第一阶段输出所述第二电压；

所述开启单元包括n个第一薄膜晶体管和n个电容，第一薄膜晶体管不能被所述第二电压控制导通；

所述截止单元包括低电压输入端和n个第二薄膜晶体管，第二薄膜晶体管能够被所述第二电压控制导通；

所述栅极驱动电路还包括n行栅线；

每行栅极驱动电路包括一行栅线、一个栅极信号输入端、一个电容、一个第一薄膜晶体管和一个第二薄膜晶体管；

在每行栅极驱动电路中，所述电容的第一端连接于所述栅极信号输入端，奇数行中电容的第二端连接于所述第一时钟信号输入端，偶数行中电容的第二端连接于所述第二时钟信号输入端；

在每行栅极驱动电路中，所述第一薄膜晶体管的栅极和源极连接于栅极信号输入端，第一薄膜晶体管的漏极连接于栅线；

在每行栅极驱动电路中，所述第二薄膜晶体管的源极连接于所述低电压输入端，第二薄膜晶体管的漏极连接于栅线，奇数行中第二薄膜晶体管的栅极连接于所述第二时钟信号输入端，偶数行中第二薄膜晶体管的栅极连接于所述第一时钟信号输入端。

3.根据权利要求2所述的栅极驱动电路，其特征在于，

在每一行扫描时间的第一阶段输出第一电压与第二电压之和至每一行栅线，所述每一行的扫描时间依次由所述第一阶段和第二阶段组成；

在所述每一行扫描时间的第二阶段输出所述第一电压至每一行栅线；

在所述每一行扫描时间的第二阶段结束时输出截止电压至每一行栅线。

4.根据权利要求3所述的栅极驱动电路，其特征在于，

在奇数行扫描时间的第一阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出第二电压，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在奇数行扫描时间的第二阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在奇数行扫描时间的第二阶段结束时，栅极信号输入端输出0，第一时钟信号输入端输出0，第二时钟信号输入端输出第二电压，第一薄膜晶体管截止，第二薄膜晶体管导通；

在偶数行扫描时间的第一阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出第二电压，第一薄膜晶体管导通，第二薄膜晶体管截止；

在偶数行扫描时间的第二阶段，栅极信号输入端输出第一电压，第一时钟信号输入端输出0，第二时钟信号输入端输出0，第一薄膜晶体管导通，第二薄膜晶体管截止；

在偶数行扫描时间的第二阶段结束时，栅极信号输入端输出0，第一时钟信号输入端输出第二电压，第二时钟信号输入端输出0，第一薄膜晶体管截止，第二薄膜晶体管导通。

5.根据权利要求1至4中任意一项所述的栅极驱动电路，其特征在于，

所述一行扫描时间中，所述第一阶段大于所述第二阶段。

6.一种阵列基板，其特征在于，包括如权利要求1至5中任意一项所述的栅极驱动电路。

7.一种液晶显示装置，其特征在于，包括如权利要求6所述的阵列基板。