[发明专利]反及闪存及其热载子生成和写入方法

说明书

技术领域

本发明是关于闪存技术，特别是关于适合用于在反及(NAND)配置形态中以低电压写入和擦除的闪存。

背景技术

闪存是非易失性集成电路存储器技术的一种类别。传统的闪存采用浮动栅存储单元。随着存储器元件中的密度提高，浮动栅存储单元彼此越来越接近，储存在相邻浮动栅中的电荷之间的干扰变成了一个问题。这限制了提高基于浮动栅存储单元的闪存的密度的能力。另一种用于闪存的存储单元可被称为电荷捕捉存储单元，其使用一介电电荷捕捉层代替浮动栅。电荷捕捉存储单元使用不会造成像是浮动栅技术所遭遇到的存储单元与存储单元的间的干扰的介电电荷捕捉材料，并且被期待能应用于较高密度的闪存。

典型的快闪存储单元由一场效晶体管FET结构构成，此一结构具有由一通道分开的一源极和一漏极，以及从通道由一电荷储存结构分开的一栅极，此一电荷储存结构包括一隧穿介电层(tunnel dielectric layer)、所述电荷储存层(浮动栅或介电质)和一阻挡介电层(blocking dielectric layer)。根据被称为SONOS元件的早期传统的电荷捕捉存储器设计，源极、漏极和通道被形成在可为一长条的一硅体中(S)，隧穿介电层是由硅氧化物(O)形成，电荷储存层是由硅氮化物(N)形成，阻挡介电层是由硅氧化物(O)形成，且栅极包括多晶硅(S)。

虽然其他结构如及(AND)结构也为人所知，闪存元件一般是使用NAND或反或(NOR)结构来实施。NAND结构是因其高密度和用于数据储存应用时的高速而受到欢迎。NOR结构是较适合其他应用，例如编码的储存，在这些其他应用中随机位存取是重要的。在NAND结构，写入程序典型地是仰赖福勒-诺德汉(Fowler-Nordheim，FN)隧穿，且要求高电压，例如20伏特的数量级，并需要高电压晶体管来处理它们。在集成电路上加入高电压晶体管，伴随着用于逻辑和其他数据流的晶体管，带来工艺上的复杂性。此一提高的复杂性结果带来增加的元件成本。

NAND存储器三维阵列的特色在于，在相对小的体积中有更大的存储器容量。在写入NAND阵列中一选取的存储单元时，附近的存储单元被遭受到写入干扰(program disturb)。受到写入干扰的存储单元包括：在相同NAND串行上的存储单元；由相同的字线所存取，并且位于相同的半导体长条叠层但位于叠层中的不同层的存储单元；由相同的字线所存取，并且位于相同层但位于一相邻的半导体长条叠层中的存储单元；以及由相同的字线所存取，但位于一相邻的半导体长条叠层中且位于不同层中的存储单元。

热载子注入是适合用于低电压写入操作的存储器技术，且能够适用于一NAND结构中。在NAND结构中的热载子注入，已在之前被叙述于在2010/6/10申请、美国申请号为12/797,994、在2011/12/15公开为美国申请公开案第2011/0305088号的案子；和在2010/10/6申请、美国申请号为12/898,979、在2012/4/5公开为美国申请公开案第2012/0081962号的案子中，其皆作为参考文献而整体并入于此。

以数种方式中的任何一种来改善热载子注入系为人所希望的，例如，减少写入干扰。

发明内容

一种存储器元件被叙述成包括一具有多个存储单元的三维的阵列，此一阵列具有多层存储单元的阶层(level)，阶层中的存储单元由多条字线和多条位线所存取。控制电路被耦接到这些字线和这些位线。控制电路是用于通过热载子生成辅助FN隧穿，写入位于阵列的一选取的阶层中并位于一选取的字线上的一选取的存储单元，同时通过自我升压(self-boosting)，抑止位于未选取的阶层中和位于此一选取的阶层中并位于未选取的字线上的未选取的存储单元的干扰。

在此一技术的一些实施例中，存储单元包括双浮动栅存储单元(floating body，dual gate memory cell)。

在此一技术的一些实施例中，阵列包括多个多条半导体长条的叠层，经由开关耦接到多个接触垫(contact pad)、多条位于叠层之间的垂直字线、和耦接到接触垫的此多条位线，垂直字线在垂直字线与半导体长条的交点上具有存储单元。

在此一技术的一些实施例中，阵列包括多条半导体长条，其上有配置成多个串联的多个存储单元，并且，阵列包括在一写入区间写入选取的存储单元，在写入区间写入选取的存储单元是通过：

在写入区间，偏压此多个存储单元的串联的一第一端和一第二端的其中之一到一漏极侧电压，并偏压此第一端和此第二端的另一个到一源极侧电压，