[发明专利]反及闪存及其热载子生成和写入方法

权利要求书

1.一种存储器，包括：

一包含多个存储单元的三维的阵列，具有多层存储单元的阶层；

多条字线，和多条位线；以及

控制电路，耦接到这些字线和这些位线，该控制电路用于通过热载子生成辅助FN隧穿，写入位于该阵列的一选取的阶层中并位于一选取的字线上的一选取的存储单元，同时通过自我升压，抑止位于未选取的阶层中和位于该选取的阶层中并位于未选取的字线上的未选取的存储单元的干扰；其中，该控制电路在写入区间还执行如下操作：

施加一写入干扰解除电压到一写入干扰解除字线，以及该选取的字线与该写入干扰解除字线之间的另一条字线，以在至少一部分的该写入区间减少写入干扰，该写入干扰解除电压小于漏极侧通过电压和源极侧通过电压；

其中该阵列包括多条半导体长条，这些半导体长条上有配置成多个串联的多个存储单元，且该存储器包括在该写入区间写入该选取的存储单元，在该写入区间写入该选取的存储单元是通过：

在该写入区间，偏压串联的这些存储单元的串联的一第一端和一第二端的其中之一到一漏极侧电压，并偏压该第一端和该第二端的另一个到一源极侧电压，

在该写入区间，施加多个该漏极侧通过电压到位于该选取的字线与该第一端和该第二端的该其中之一之间的多条字线的一第一小组，

在该写入区间，施加多个该源极侧通过电压到位于该选取的字线与该第一端和该第二端的该另一个之间的多条字线的一第二小组，

在该写入区间，施加一写入电压到该选取的字线；以及

施加一开关电压到这些字线中的一开关字线和串联的这些存储单元中一对应的存储单元，以在至少一部分的该写入区间控制热载子写入，该开关字线作为另一条字线邻接该选取的字线，且该对应的存储单元邻接该选取的存储单元。

2.根据权利要求1所述的存储器，其中这些存储单元包括双浮动栅存储单元。

3.根据权利要求1所述的存储器，其中该阵列包括多个具有多条半导体长条的叠层，经由开关耦接到多个接触垫、多条位于这些叠层之间的垂直字线、和耦接到这些接触垫的多条位线，这些垂直字线在这些垂直字线与这些半导体长条的交点上具有存储单元。

4.根据权利要求1所述的存储器，其中该写入区间包括一第一写入阶段和一第二写入阶段。

5.根据权利要求4所述的存储器，其中在该第一写入阶段，该选取的存储单元至少经历热载子生成，且在该第二写入阶段，该选取的存储单元至少经历福勒-诺德汉载子注入。

6.根据权利要求4所述的存储器，其中该开关电压在该第一写入阶段是一第一开关电压，在该第二写入阶段是一第二开关电压，且该第一开关电压和该第二开关电压具有相反的极性。

7.根据权利要求1所述的存储器，其中该控制电路施加该写入干扰解除电压到这些字线中的该写入干扰解除字线和串联的这些存储单元中另一对应的存储单元，以在至少一部分的该写入区间减少写入干扰，该另一对应的存储单元邻接该对应的存储单元。

8.根据权利要求1所述的存储器，其中该写入电压、这些漏极侧通过电压和这些源极侧通过电压三者的电压值相等。

9.根据权利要求1所述的存储器，其中在该写入区间，该选取的存储单元经历该选取的存储单元的热载子写入的源极侧升压。

10.根据权利要求1所述的存储器，其中在该写入区间，该选取的存储单元经历该选取的存储单元的热载子写入的漏极侧升压。

11.根据权利要求1所述的存储器，更包括：

一第一选择线，控制一第一存取晶体管，该第一存取晶体管耦接到这些串联的该第一端，该第一端耦接到一源极线；以及

一第二选择线，控制一第二存取晶体管，该第二存取晶体管耦接到这些串联的该第二端，该第二端耦接到一位线；且

其中，在该写入区间，

该控制电路使得这些半导体长条中一半导体长条在(i)该半导体长条由该选取的字线控制的部分和(ii)该半导体长条由该第一选择线控制的部分之间发生通道升压，且

该控制电路不造成该半导体长条在(i)该半导体长条由该开关字线控制的部分和(ii)该半导体长条由该第二选择线控制的部分之间发生通道升压。