[发明专利]监控电子束扫描仪缺陷检出率的方法

说明书

技术领域

本发明涉及半导体加工制造领域，更具体地说，涉及一种监控电子束扫描仪缺陷检出率的方法。

背景技术

随着集成电路工艺的发展以及关键尺寸按比例缩小，以及半导体工艺制造复杂性的提高，电子束扫描仪(E-beam)在半导体生产中得到越来越多的应用，比如55纳米及以下技术节点的钨连接孔和铜连接孔的蚀刻不足缺陷，以及位错漏电缺陷和镍管道漏电缺陷等均需要利用E-beam进行检测，而且在目前的工艺中是无可替代的。为了保证电子束缺陷扫描仪数据的准确性，防止E-beam自身的性能变化对工艺带来不利影响；因而，需要长期对E-beam机台性能进行监控，而对其缺陷检出率的监控是其中最有代表性的一环节。

目前常用的监控E-beam机台缺陷检出率的手段为，以一枚标准晶圆在机台端定期进行扫描，比较每次E-beam检出的缺陷结果，以跟踪E-beam缺陷检出率的变化趋势。此方法的问题在于，由于E-beam是通过电子束扫描成像，对扫描的区域具有一定程度的破坏作用，使得该枚标准晶圆上长期被扫描区域的灰度会明显低于其他区域，所以重复以同一枚标准晶圆来测试E-beam机台的缺陷检出率是明显不可靠的监控手段。

因此，提供一种准确、可靠地监控电子束扫描仪缺陷检出率的方法是本发明需要解决的技术问题。

发明内容

本发明的目的在于提供一种监控电子束扫描仪缺陷检出率的方法。

为实现上述目的，本发明的技术方案如下：

一种监控电子束扫描仪缺陷检出率的方法，包括如下步骤：a)、在CMOS晶圆的第一区域建立至少一测试单元，测试单元包括NMOS区和PMOS区；b)、在NMOS区形成多个NMOS阻断缺陷；c)、以电子束扫描仪扫描测试单元以检测NMOS阻断缺陷，并记录其检出率；d)、更换下一枚CMOS晶圆，回到步骤a)重复进行。

优选地，第一区域位于晶圆的切割道，步骤a)具体包括：在切割道定义出测试单元，并在测试单元上分别形成P肼、N肼，对P肼进行N型掺杂以形成NMOS区，对N肼进行P型掺杂以形成PMOS区。

优选地，步骤b)具体包括步骤：b1)、在测试单元表面沉积一金属硅化物阻挡层；b2)、对位于PMOS区、NMOS区的金属硅化物阻挡层进行光刻以去除，保留覆盖于P肼区上方的一部金属硅化物阻挡层；b3)、在测试单元表面沉积一介电层；b4)、光刻介质层形成多个PMOS区连接孔和多个NMOS区连接孔，并在PMOS区连接孔和NMOS区连接孔中分别填充金属；其中，PMOS区连接孔底端连接N肼区，NMOS区连接孔底端连接该部金属硅化物阻挡层以形成NMOS阻断缺陷。

优选地，步骤c)具体包括：电子束扫描仪对比第一图像与第二图像上位置相同的区域，确定第二图像上平均灰度明显低于第一图像上平均灰度的区域为NMOS阻断缺陷区域；其中，第一图像为电子束扫描仪扫描该枚CMOS晶圆上一无缺陷芯片单元所得图像，第二图像为电子束扫描仪扫描测试单元所得图像。

本发明提供的监控电子束扫描仪缺陷检出率的方法，在每枚晶圆上建立一个或多个与晶圆上芯片单元结构类似的测试单元，并在测试单元上形成NMOS阻断缺陷；E-beam以正负载模式对晶圆上的测试单元依次进行扫描以检出其中的NMOS阻断缺陷，当晶圆为在生产线上流转的晶圆时，即可实现对E-beam缺陷检出率的监控与跟踪。每个测试单元仅经一次电子束扫描，避免了给被扫描区域带来的破坏与随之产生的缺陷检出率失准，该监控方法准确、可靠，利于在半导体行业领域内推广。

附图说明

图1示出本发明一实施例的监控电子束扫描仪缺陷检出率的方法流程示意图；

图2A-2B示出本发明一实施例的晶圆芯片单元结构示意图及电子束扫描仪扫描芯片单元所得图像示意图；

图3A-3B示出本发明一实施例的晶圆测试单元结构示意图及电子束扫描仪扫描测试单元所得图像示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

如图1所示，本发明一实施例提供的监控电子束扫描仪缺陷检出率的方法，包括如下步骤：

步骤S10、在CMOS晶圆的第一区域建立一测试单元，测试单元包括NMOS区和PMOS区。

其中，第一区域可为晶圆上任一区域，其尺寸同一块芯片单元相同；较佳实施方式中，第一区域位于晶圆的切割道上。在晶圆的切割道上建立测试单元，不占用晶圆上有效芯片单元的位置，不会造成浪费。在后续的工艺中，对晶圆进行切割时，测试单元即被销毁。