[发明专利]超多输入编码器

说明书

技术领域

本发明涉及二进制编码领域，特别是一种超多输入编码器。

背景技术

目前现有的编码器芯片编码输入信号数量最多为八个输入，编码器的输出为3个二进制编码。如果要对十六个或者三十二个编码输入信号进行编码，可以采用多块八三编码器进行串联，编码器的输出采用多级逻辑电路进行后续处理，后续处理的目的是将6个或12个编码输出引脚融合为4个或者5个。但是当编码输入信号的数量不断增加，使用的编码器数量繁多，编码器输出引脚数量巨大，使用的后续处理电路级数快速上升，后续处理逻辑电路结构复杂。如编码输入信号数量为1024时，需要128个编码器，编码器的输出引脚数量为384个，而如何将384个引脚融合为10个引脚；如编码输入信号数量为一兆（1048576）个时，需要131072个编码器，编码器输出引脚数量多达393216个，而又如何将这393216个输出引脚通过后续处理逻辑电路融合为20个引脚？在这种情况下，编码器数量多，但这不是困难的，困难的是后续处理逻辑电路级数非常大，结构异常复杂，导致电路集成度低，后续处理逻辑电路时延增大，电路功耗大。在此情况下超多输入编码仅具有理论可能，已无工程实践可行性。

发明内容

本发明的目的是解决上述问题，提供一种通过信号处理矩阵大量减少编码器输出引脚数量的超多输入编码器。

本发明的超多输入编码器，包括n级编码处理矩阵，n为自然数；第i级编码处理矩阵数量为k_i个，i的取值范围为1至n ，k_i为小于等于                                                的自然数，第i级第j个编码处理矩阵命名为Mij，j的取值范围为1至k_i；编码处理矩阵Mij的矩阵行信号线数量为，矩阵列信号线数量为，其中和均为自然数，编码处理矩阵Mij包括个编码输入电路，个编码输入电路排列成行列, 每行编码输入电路同时连接编码处理矩阵的一根矩阵行信号线，每列编码输入电路同时连接编码处理矩阵的一根矩阵列信号线，每根矩阵行信号线分别连接个编码输入电路，每根矩阵列信号线分别连接个编码输入电路；还包括X个通用编码电路，X为自然数；编码输入信号数量N为2的自然数次幂；编码输入信号与第一级编码处理矩阵相连；第一级编码处理矩阵至第n级编码处理矩阵依次相连，所述超多输入编码器还设置有停止因数s，s为大于等于2的自然数；当第i级第j个编码处理Mij的矩阵行信号线数量大于2^s时，Mij的所有矩阵行信号都与第i+1级编码处理矩阵中的一个编码处理矩阵中的所述编码输入电路一一相连，且与Mij的所有矩阵行信号相连的第i+1级编码处理矩阵的编码输入电路数量为个，否则Mij的矩阵行信号都与一个通用编码电路相连，且该通用编码电路的编码输入信号数量至少为个；当第i级第j个编码处理Mij的矩阵列信号线数量大于2^s时，Mij的矩阵列信号都与第i+1级编码处理矩阵中的一个编码处理矩阵中的所述编码输入电路一一相连，且与Mij的所有矩阵行信号相连的第i+1级编码处理矩阵的编码输入电路数量为个，否则Mij的矩阵列信号都与一个通用编码电路相连，且该通用编码电路的编码输入信号数量至少为个；第n级编码处理矩阵数量为k_n个，k_n为小于等于的自然数，第n级编码处理矩阵中的每一个编码处理矩阵的行信号线数量和列信号线数量均小于2^s，第n级编码处理矩阵中的每一个编码处理矩阵的行信号线或列信号线分别与一个通用编码电路相连；与第n级第j个编码处理矩阵Mnj的矩阵行信号线相连的通用编码电路的编码输入信号大于等于Mnj的矩阵行信号线数量,与第n级第j个编码处理矩阵Mnj的矩阵列信号线相连的通用编码电路的编码输入信号大于等于Mnj的矩阵列信号线数量。

所述第i级编码处理矩阵的数量ki，ki等于；所述编码处理矩阵Mij的矩阵行信号线数量和矩阵列信号线数量满足条件：mij和nij之差大于等于-1小于等于1；所述通用编码电路数量X等于2n；所述停止因数s等于5；所述通用编码电路均与第n级编码处理矩阵相连，与第n级第j个编码处理矩阵Mnj的矩阵行信号线相连的通用编码电路的编码输入信号等于Mnj的矩阵行信号线数量,与第n级第j个编码处理矩阵Mnj的矩阵列信号线相连的通用编码电路的编码输入信号等于Mnj的矩阵列信号线数量。