[发明专利]超多输入编码器

权利要求书

1.一种超多输入编码器，其特征在于，包括n级编码处理矩阵，n为自然数；第i级编码处理矩阵数量为k_i个，i的取值范围为1至n ，k_i为小于等于                                                的自然数，第i级第j个编码处理矩阵命名为Mij，j的取值范围为1至k_i；编码处理矩阵Mij的矩阵行信号线数量为，矩阵列信号线数量为，其中和均为自然数，编码处理矩阵Mij包括个编码输入电路，个编码输入电路排列成行列, 每行编码输入电路同时连接编码处理矩阵的一根矩阵行信号线，每列编码输入电路同时连接编码处理矩阵的一根矩阵列信号线，每根矩阵行信号线分别连接个编码输入电路，每根矩阵列信号线分别连接个编码输入电路；还包括X个通用编码电路，X为自然数；编码输入信号数量N为2的自然数次幂；编码输入信号与第一级编码处理矩阵相连；第一级编码处理矩阵至第n级编码处理矩阵依次相连，所述超多输入编码器还设置有停止因数s，s为大于等于2的自然数；当第i级第j个编码处理Mij的矩阵行信号线数量大于2^s时，Mij的所有矩阵行信号都与第i+1级编码处理矩阵中的一个编码处理矩阵中的所述编码输入电路一一相连，且与Mij的所有矩阵行信号相连的第i+1级编码处理矩阵的编码输入电路数量为个，否则Mij的矩阵行信号都与一个通用编码电路相连，且该通用编码电路的编码输入信号数量至少为个；当第i级第j个编码处理Mij的矩阵列信号线数量大于2^s时，Mij的矩阵列信号都与第i+1级编码处理矩阵中的一个编码处理矩阵中的所述编码输入电路一一相连，且与Mij的所有矩阵行信号相连的第i+1级编码处理矩阵的编码输入电路数量为个，否则Mij的矩阵列信号都与一个通用编码电路相连，且该通用编码电路的编码输入信号数量至少为个；第n级编码处理矩阵数量为k_n个，k_n为小于等于的自然数，第n级编码处理矩阵中的每一个编码处理矩阵的行信号线数量和列信号线数量均小于2^s，第n级编码处理矩阵中的每一个编码处理矩阵的行信号线或列信号线分别与一个通用编码电路相连；与第n级第j个编码处理矩阵Mnj的矩阵行信号线相连的通用编码电路的编码输入信号大于等于Mnj的矩阵行信号线数量,与第n级第j个编码处理矩阵Mnj的矩阵列信号线相连的通用编码电路的编码输入信号大于等于Mnj的矩阵列信号线数量。

2.根据权利要求1所述的超多输入编码器，其特征在于：所述第i级编码处理矩阵的数量ki，ki等于；所述编码处理矩阵Mij的矩阵行信号线数量和矩阵列信号线数量满足条件：mij和nij之差大于等于-1小于等于1；所述通用编码电路数量X等于2n；所述停止因数s等于5；所述通用编码电路均与第n级编码处理矩阵相连，与第n级第j个编码处理矩阵Mnj的矩阵行信号线相连的通用编码电路的编码输入信号等于Mnj的矩阵行信号线数量,与第n级第j个编码处理矩阵Mnj的矩阵列信号线相连的通用编码电路的编码输入信号等于Mnj的矩阵列信号线数量。

3.根据权利要求1所述的超多输入编码器，其特征在于：所述超多输入编码器还为第一级编码处理矩阵设置有优先级电路，用于当有多个输入信号同时有效时使优先级最高的有效信号传递到与第一级编码处理矩阵相连的后续电路。

4.根据权利要求1所述的超多输入编码器，其特征在于：所述编码输入电路包括一个CMOS反相器和两个OD门；CMOS反相器的输入端与编码输入信号相连，CMOS反相器的输出端同时与两个OD门的信号输入端相连，两个OD门的输出端分别与该编码输入电路所连接的矩阵行信号线和矩阵列信号线上相连。

5.根据权利要求1所述的超多输入编码器，其特征在于：所述通用编码电路为32-5编码电路或者16-4编码电路。

6.根据权利要求5所述的超多输入编码器，其特征在于：所述32-5编码电路包括四个八三编码器ECD1、ECD2、ECD3和ECD4，还包括三个与门芯片AND1、AND2和AND3组成的两级与门；四个八三编码器ECD1、ECD2、ECD3和ECD4串联；ECD1和ECD2还与AND1连接，ECD3和ECD4还与AND2连接，AND1和AND2还与AND3连接。