[发明专利]集成电路及其操作方法

权利要求书

1.一种集成电路，包括：

一叠层结构，包括一导电条纹；以及

一导电结构，位于该叠层结构上方，并电性连接至该导电条纹，其中该导电结构与该导电条纹在不同组的对应点之间根据基轴具有不同的间隙距离。

2.根据权利要求1所述的集成电路，其中该导电结构与该导电条纹的延伸方向互不平行。

3.根据权利要求1所述的集成电路，其中该导电结构包括：

多个导电线；以及

一导电板，配置在这些导电线之间，其中该导电板与这些导电线互相分开且皆配置在同一阶层。

4.根据权利要求1所述的集成电路，其中该导电结构包括一导电板，该导电板与该导电条纹在不同组的对应点之间根据基轴具有不同的间隙距离。

5.根据权利要求1所述的集成电路，包括多个该叠层结构，各包括互相分开的多个该导电条纹，其中该导电结构包括一导电板，电性连接至不同个这些叠层结构的相同阶层的这些导电条纹，并同时电性连接至各这些叠层结构的不同阶层的这些导电条纹。

6.根据权利要求1所述的集成电路，其中该导电结构包括一导电线，该导电线与该导电条纹在不同组的对应点之间根据基轴具有不同的间隙距离。

7.根据权利要求1所述的集成电路，包括多个该叠层结构，各包括互相分开的多个该导电条纹，其中该导电结构包括一导电线，电性连接至不同个这些叠层结构的相同阶层的这些导电条纹。

8.根据权利要求1所述的集成电路，包括一三维存储器叠层，该三维存储器叠层包括：

该叠层结构；

一介电层；

一接地选择线(GSL)；

一共同源极线(common source line，CSL)；以及

一串接选择线，配置在该叠层结构的侧壁上，并通过该介电层分开于该叠层结构的该导电条纹，

其中该接地选择线通过该介电层电性绝缘于该叠层结构的该导电条纹，其中该接地选择线与该导电条纹彼此交错，该接地选择线与该共同源极线互相短接，该串接选择线与该导电条纹互相短接。

9.一种集成电路的操作方法，其中该集成电路包括：

一三维存储器叠层，包括邻近的一虚置部分与一存储器部分，该虚置部分及该存储器部分均包括：

一叠层结构，包括一导电条纹；

一介电层；

一第一导电层，通过该介电层电性绝缘于该导电条纹；以及

一第二导电层；以及

一导电结构，其中该导电条纹的相对末端被分别电性连接至该第二导电层与该导电结构，该第一导电层被配置在该导电条纹的这些相对末端之间；

该操作方法包括：

提供一第一电压至该虚置部分的该导电结构；以及

提供一第二电压至该虚置部分的该第二导电层，其中该第一电压等于该第二电压。

10.根据权利要求9所述的集成电路的操作方法，更包括编程、读取及擦除该三维存储器叠层的该存储器部分，其中在该编程、该读取与该擦除的过程中，该第一电压等于该第二电压。