[发明专利]一种阵列基板、其制备方法及显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、其制备方法及显示装置。

背景技术

随着TFT（Thin Film Transistor，薄膜晶体管）液晶显示技术的不断发展，具备功耗低、分辨率高、反应速度快以及开口率高等特点的基于LTPS（Low Temperature Poly-silicon，低温多晶硅）技术的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数码相机等数字电子设备中。

但是，在基于LTPS技术的TFT显示装置等高分辨率产品中，随着对产品分辨率以及开口率的要求越来越高，会导致LTPS TFT显示装置的阵列基板的像素间距（pixel pitch）越来越小，进而导致阵列基板的存储电容越来越小。由于对于LTPS TFT阵列基板来说，在同样大小漏电流情况下，存储电容越小会导致像素电压的保持率越低，进而会导致闪烁（Flicker）等不良现象的产生，极大地降低了阵列基板或TFT显示装置等高分辨率产品的品质。

因此，如何在不影响阵列基板开口率的同时提高阵列基板的存储电容，已成为业界亟需解决的问题。

发明内容

本发明实施例提供的一种阵列基板、其制备方法及显示装置，用以解决现有技术中存在的阵列基板的存储电容较小，导致阵列基板的显示品质较低的问题。

本发明实施例提供的一种阵列基板，包括衬底基板，位于所述衬底基板上的薄膜晶体管和公共电极线，所述薄膜晶体管包括依次设置在衬底基板上的有源层、栅电极和源漏电极；

所述公共电极线与所述栅电极同层设置，且所述公共电极线具有第一过孔；

所述源漏电极中的漏电极贯穿所述第一过孔与所述有源层电性连接，且所述漏电极与所述公共电极线相互绝缘；

所述公共电极线在所述衬底基板的正投影与所述漏电极在所述衬底基板的正投影至少部分重叠。

本发明实施例提供的上述阵列基板，由于公共电极线在衬底基板的正投影与漏电极在衬底基板的正投影至少部分重叠，因此，与现有的阵列基板相比，可以在公共电极线与漏电极之间形成存储电容，起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率、以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板的品质。

较佳地，为了便于实施，在本发明实施例提供的上述阵列基板中，还包括：

位于所述公共电极线与所述有源层之间的栅极绝缘层；

位于所述公共电极线与所述源漏电极之间的层间介电层；

所述源漏电极中的漏电极通过贯穿所述栅极绝缘层、所述公共电极线和所述层间介电层的第二过孔与所述有源层电性连接；

所述源漏电极中的源电极通过贯穿所述栅极绝缘层和所述层间介电层的第三过孔与所述有源层电性连接。

较佳地，为了进一步地增大阵列基板的存储电容，在本发明实施例提供的上述阵列基板中，所述公共电极线在所述衬底基板的正投影与所述有源层在所述衬底基板的正投影至少部分重叠。

较佳地，在本发明实施例提供的上述阵列基板中，还包括：位于所述源漏电极上方的像素电极，所述像素电极与所述源漏电极中的漏电极电性连接。

较佳地，在本发明实施例提供的上述阵列基板中，还包括：位于所述像素电极上方的公共电极，以及位于所述公共电极与所述像素电极之间的钝化层，设置钝化层可以使像素电极与公共电极相互绝缘。

较佳地，为了便于实施，在本发明实施例提供的上述阵列基板中，还包括：位于所述像素电极与所述源漏电极之间的平坦化层，所述像素电极通过贯穿所述平坦化层的第四过孔与所述源漏电极中的漏电极电性连接，通过设置第四过孔，使漏电极可以将电信号传输到像素电极上。

较佳地，在本发明实施例提供的上述阵列基板中，还包括：位于所述像素电极与所述源漏电极之间的公共电极，以及位于所述像素电极与所述公共电极之间的钝化层，设置钝化层使像素电极与公共电极相互绝缘。

较佳地，在本发明实施例提供的上述阵列基板中，还包括：位于所述公共电极与所述源漏电极之间的平坦化层，所述像素电极通过贯穿所述平坦化层的第五过孔和贯穿所述钝化层的第六过孔与所述源漏电极中的漏电极电性连接，通过设置第五过孔和第六过孔，使漏电极可以将电信号传输到像素电极上。

较佳地，为了便于实施，在本发明实施例提供的上述阵列基板中，还包括：位于所述有源层与所述衬底基板之间的缓冲层。缓冲层能够阻挡后续工艺中衬底基板中所含的杂质扩散进入薄膜晶体管的有源层，防止对薄膜晶体管的阈值电压和漏电流等特性产生影响。