[发明专利]小尺寸低功耗的抗单离子辐照锁存器

说明书

技术领域

本发明涉及抗单离子辐照集成电路，尤其涉及到抗单离子辐照的基本数字电路单元、小尺寸低功耗的抗单离子辐照锁存器。随着航天事业和核能技术的发展，无论是地球气象卫星、月球卫星、未来的火星探索和国防建设都离不开具有抗辐射性能的集成电路，特别涉及一种应用于TDI-CIS的时域累加方法及累加器。

技术背景

无论在航天工程、国防建设都需要具有抗辐射性能的集成电路，随着这这些行业的不断发展，对于抗辐照的集成电路提出来更高的要求。对于专用的抗辐照集成电路工艺来说，具有成本高、工艺落后的缺点。而基于设计方法的抗辐照集成电路，不仅可以有效地控制成本，而且可以使用当前较为先进的集成电路生产工艺。现有技术还不能很好的达到上述要求。

发明内容

为克服现有技术的不足，本发明旨在设计出更小尺寸和更低功耗的具有抗单离子辐照能力的锁存器，为达到上述目的，本发明采用的技术方案是，小尺寸低功耗的抗单离子辐照锁存器，由2个开关、三个反相器构成，第一个开关经第一个反相器连接到第二个反相器，第一个开关经第二个开关、第三个反相器连接到第二个反相器，第一个反相器中PMOS型晶体管的栅极命名为E节点，第一个反相器中NMOS型晶体管的栅极命名为F节点，第三个反相器中PMOS型晶体管的栅极命名为G节点，第三个反相器中NMOS型晶体管的栅极命名为H节点，在节点X和节点E之间增加一个PMOS型晶体管，所述一个PMOS型晶体管的源极接在节点X，所述一个PMOS型晶体管的漏极接节点E，所述一个PMOS型晶体管的栅极接地。在节点X和节点F之间增加一个NMOS型晶体管，所述一个NMOS型晶体管的源极接在节点X，所述一个NMOS型晶体管的漏极接在节点F，所述一个NMOS型晶体管的栅极接地；在节点Y和节点G之间增加另一个PMOS型晶体管，所述另一个PMOS型晶体管的源极接在节点Y，所述另一个PMOS型晶体管的漏极接G节点，所述另一个PMOS型晶体管的栅极接地；在节点Y和节点H之间增加另一个NMOS型晶体管，所述另一个NMOS型晶体管的源极接在节点Y，所述另一个NMOS型晶体管的漏极接H节点，所述另一个NMOS型晶体管的栅极接地。

当第一、第三反相器原有的PMOS型晶体管的宽长比为0.8/0.18um或者0.4/0.18um时，所述一个PMOS型晶体管与第三个反相器原有的PMOS型晶体管宽长比为0.18/0.8um；所述一个NMOS型晶体管与第三个反相器原有的NMOS型晶体管宽长比为0.18/0.8um。

本发明具备下列技术效果：

本发明通过增加2个NOMS晶体管和2个PMOS晶体管，因而本发明提出的锁存器的具有抗单离子辐照的能力，而且面积和功耗都有显著地降低。

附图说明

图1通用锁存器的电路原理图。

图2抗辐照锁存器的电路原理图。

具体实施方式

通用的锁存器不具有抗单离子辐照的能力。如图1所示，是一款通用锁存器的电路原理图，它由两个CMOS开关和三个反相器组成。该锁存器的输入端是D，其后接一个CMOS开关1，开关1的另一端接在一个反相器1的输入端，反相器1的输出端、反相器2的输入端和反相器3的输入端连接在一起，形成节点Y。反相器2的输出端是锁存器的输出端Q。反相器3的输出端接CMOS型开关2，开关2的另一端接在反相器2的输入端，形成节点X。开关1和开关2是由一个NMOS晶体管和PMOS晶体管组成。开关1中NMOS晶体管的栅极接CLOCK信号，PMOS晶体管栅极接CLOCK的反相信号。开关2中NMOS晶体管的栅极接CLOCK的反相信号，PMOS晶体管栅极接CLOCK信号。

当CLOCK为高电平，开关1打开，开关2关闭，输出端Q的信号等于输入端D上的信号。当CLOCK由高电平转换为低电平，开关1从闭合状转为断开，开关2由断开转为闭合，输出端Q的信号只取决于CLOCK由高电平转换为低电平时输入端D的信号。当CLOCK处于低电平时，反相器1和反相器3组成反馈回路，如果没有单离子或其他外界的干扰，输出端Q的信号不会发生变化。当CLOCK处于低电平时，单离子打在节点X或节点Y，很容易造成锁存器状态的反转，同时也造成输出端Q发生反转。锁存器存储的信号发生变化，有可能造成集成电路功能的紊乱。为了避免单离子引起锁存器状态的反转，需要对通用锁存器进行抗辐照加固。