[发明专利]一种用于可配置位宽RAM的写入路径选择及控制电路

说明书

技术领域

本发明涉及电路设计领域，特别涉及一种用于可配置位宽RAM的写入路径选择及控制电路。

背景技术

众所周知，现场可编程门阵列（FPGA）由于具有用户可编程性和低开发成本的优点，使其成为实现现代电路和系统的一种重要技术被广泛应用，而RAM是FPGA中的重要集成资源，其中存储了所用的程序数据，在工作过程中需要从RAM中读取数据。现有RAM都为一固定位宽的RAM，这就导致RAM的实用范围较小，必须以对应位宽来写入数据，既影响了RAM的写入数据的速度，也局限了RAM使用的范围。

发明内容

本发明要解决的技术问题是提供一种对于最大位宽为32位的可配置位宽RAM的写入路径选择及控制电路,以解决最大为32位位宽的可配置位宽RAM的电路设计问题，可极大提高RAM的写入速度以及使用范围。

为了解决以上技术问题，本发明提供一种用于可配置位宽RAM的写入路径选择及控制电路，其中，包括：

地址采样电路，用来接收地址输入信号，并输出采样地址信号；

地址使能译码电路，接收配置信号，并根据配置信号译码出地址信号对应位的地址使能信号；

位宽配置译码电路，接收配置信号，并根据配置信号输出位宽控制信号；

地址跳转电路，接收采样地址信号以及地址信号对应位的使能信号，并根据所述采样地址信号以及所述地址信号对应位的使能信号输出32位的写使能信号；

路径选择控制电路，根据所述地址跳转电路输出的32位的写使能信号和所述位宽配置译码电路输出的位宽控制有效信号，输出32对互补的路径选择控制信号；

读取路径选择电路，根据路径选择控制信号，将32位的写入数据配置位宽进行输入给RAM。

优选的，地址采样电路为一个D触发器组，所述D触发器组包括5个D触发器，根据地址clk信号以及地址信号，所述D触发器组输出采样地址信号，所述采样地址信号包括时钟采样后的同相信号和时钟采样后的反相信号。

优选的，所述配置信号为三组配置输入信号，所述地址使能译码电路包括三输入或非门、二输入与门、非门、二输入与非门、二输入或门、两个二输入或非门和五个驱动器，所述地址使能信号根据配置信号的不同分别控制对应位的地址信号是否有效。

优选的，所述配置信号为三组配置输入信号，所述位宽配置译码电路包括三个反相器和六个三输入与门，所述三输入与门根据所述配置信号输出位宽控制信号。

优选的，所述地址跳转电路包括32个写使能信号输出端，地址跳转电路的每个输出端均为地址采样信号（或者其反相信号）分别与对应位的地址使能信号的与非输出后的与信号。

优选的，路径选择控制电路包括32对输出端，每对输出端输出互补的路径选择控制信号，每对互补的路径选择控制信号互为反相信号，每个路径选择信号均为对应的写使能信号与位宽控制信号逻辑运算后的结果。

优选的，写入路径选择电路包括写入数据信号输出端、写入数据输入端和设于所述所述写入数据信号输入端与所述写入数据信号输出端之间的传输门，所述传输门两端的连通受控于路径选择控制信号。

采用了可配置的电路设计，利用地址使能译码电路以及位宽配置译码电路将配置信号转换为地址使能信号与位宽控制有效信号，再通过地址跳转电路将地址信号与地址使能信号转换为写使能信号，最后通过路径选择控制电路根据写使能信号与位宽控制有效信号输出路径选择控制信号并控制写入路径选择电路中的传输们，从而控制写入路径的位宽，即RAM的写入路径的位宽可以根据配置信号来决定。这样是得RAM可以更加方便的应用与FPGA等可配置器件中。本发明的读取路径的可配置位宽的最大位数可达到32位，扩展了RAM的实用范围，使得RAM具有了快速写入数据的功能。

附图说明

下面结合附图和具体实施方式对本发明作进一步的详细说明：

图1是本发明的用于可配置位宽RAM的写入路径选择及控制电路实施例的电路原理框图；

图2是本发明的用于可配置位宽RAM的写入路径选择及控制电路实施例的地址采样电路的电路示意图；

图3是本发明的用于可配置位宽RAM的写入路径选择及控制电路实施例的地址使能译码电路的电路原理示意图；

图4是本发明的用于可配置位宽RAM的写入路径选择及控制电路实施例的配置位宽译码电路的电路原理示意图；

图5是本发明的用于可配置位宽RAM的写入路径选择及控制电路实施例的地址跳转电路的电路原理示意图；