[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，尤其涉及能够以大电流进行开关动作的半导体装置的构造。

背景技术

近年来，能够以大电流驱动的功率MOSFET（Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体）、绝缘栅双极晶体管（Insulated Gate Bipolar Transistor，以下简称作IGBT）已被用作开关元件。

在这种功率半导体元件中，根据栅电压控制动作电流的导通/截止。在功率MOSFET中，该动作电流是指源-漏间的电流，在IGBT中，除了进行与功率MOSFET相同的动作以外还同时进行双极晶体管的动作，该动作电流在发射极-集电极间流过。

在槽栅（trench gate）型的IGBT中，在半导体层的表面形成多条槽部（trench），在槽部中形成栅绝缘膜、作为栅电极的多晶硅层，各槽的内表面作为MOSFET发挥作用。与各槽部对应的各栅电极并列地连接，并与总线布线连接。总线布线是用于在动作时对栅电极施加电压的布线。图15是示意地表示槽栅型的IGBT中的槽的结构的一例的从上面观察的俯视图。在该图中，示意地示出槽的平面形状与总线布线的关系。

在图15的（a）中，槽80与总线布线35在平面上的位置关系、以及槽80内的多晶硅布线与总线布线35的连接部位即总线触点911的位置关系。

在图15的（b）中示出槽80的平面形状。槽80由在图中上下方向延伸的7条器件槽81、和在图中的上方向将这些器件槽连接并在图中左右方向延伸的外周槽82构成，这些槽被一体化。各器件槽81朝向芯片的端部（图中的上侧）平行地延伸，一条外周槽82被设计成在芯片的端部侧与这些器件槽81垂直连接。

在图15的（c）中示出在槽80的内部及其周围形成的多晶硅层32、90的平面形状。如后所述，在此，多晶硅层32是器件槽81内的多晶硅层。因此，多晶硅层32的平面形状与器件槽81的平面形状大致一致。另一方面，多晶硅层90是外周槽82及其周围的多晶硅层，且比外周槽82大。这些多晶硅层在槽80内被一体化，而且以提高电导率的方式进行了掺杂，因而作为布线发挥作用。

在图15的（d）中示出多晶硅层90与总线触点911的位置关系，如图15的（a）所示，在总线触点911的部位将多晶硅层90和总线布线35连接。另外，在图15的（a）中，省略与总线触点911无关的器件槽81内的多晶硅层32的记述。

下面，使用图15的（a）中的C-C方向的截面更详细地说明该构造。图16是表示该截面的图。在此，为了方便，在器件槽81侧示出图15中的左右方向的截面，在外周槽82侧示出图15中的上下方向的截面，图16中的单点划线表示C-C的垂直弯曲的部位。如图16所示，槽80（器件槽81、外周槽82）形成为从半导体层20中的表面贯通p层21，该半导体层20在表面侧具有p层（基底层）21、n^-层22、n⁺层23。n^-层22只形成于具有器件槽81的一侧，因而器件槽81的下端到达n^-层22，外周槽82的下端到达n⁺层23。其中，器件槽81的宽度（图15的（b）中的左右方向的宽度）与外周槽82的宽度（图15的（b）中的上下方向的宽度）相同。另外，实际上在n⁺层23的下侧形成有集电极层或集电极等，但是，在图16中省略有关它们的记载。

如图16所示，在器件槽81、外周槽82内部隔着较薄的栅绝缘膜31，在器件槽81中形成有多晶硅层（栅电极）32，在外周槽82中形成有多晶硅层（多晶硅布线）90。多晶硅层（栅电极）32、多晶硅层（多晶硅布线）90形成为隔着较薄的栅绝缘膜31分别填埋器件槽81、外周槽82。

其中，在器件槽81的两侧形成有作为MOSFET的源区域的n⁺层24。因此，在器件槽81中，通过控制多晶硅层（栅电极）32的电位，能够控制器件槽81内部侧面的n⁺层24与n^-层22之间的p层21中的沟道的导通/截止。

并且，在形成有器件槽81的一侧，在全部p层21和n⁺层24形成有由铝等形成的发射极33。其中，多晶硅层（栅电极）32通过层间绝缘层34与发射极33绝缘。根据这种构造，通过控制栅电极32的电位，能够控制在发射极33与位于下侧的集电极（未图示）之间流过的电流的导通/截止。