[发明专利]一种体硅MOSFET结构

说明书

技术领域

本发明涉及半导体领域，具体地说是一种体硅MOSFET结构。

背景技术

金属氧化物半导体(METAL-OXIDE-SEMICONDUCTOR，MOS)晶体管的概念，最早由Lilienfield在1930年提出。然而直到1960年，KAHNG等人才成功利用硅半导体材料制作出第一个MOS晶体管。随后的1964年，SNOW等人提出了一种采用常规方法生长高可靠氧化物的技术，使得MOS技术真正走向实用，并在随后的几十年中得到了飞速发展。现在，金属氧化物半导体场效应晶体管（METAL-OXIDE-SEMICONDUCTOR FIELD-EFFECT TRANSISTOR,MOSFET）已经成为信息产业中最重要的电子器件。以MOS技术为核心的半导体集成电路产业在过去的几十年中也取得了惊人的发展。

MOS器件按比例缩小的理论在不断的缩小尺寸，该规律通常也成为恒定电场（CONSTANT ELECTRIC FIELD，CE）律。CE律使器件长沟道特性得以保证。按照该规律缩小的MOSFET，由于缩小的MOSFET面积小、速度快、功耗低，因而特别适宜于MOS大规模集成电路。

但是常用体硅MOSFET在抗辐照方面性能较差，尤其单粒子事件，辐照后在器件衬底产生的电子有一部分被漏端收集，产生较大的漏端瞬态电流，这在逻辑电路中会使电路的逻辑发生翻转，产生逻辑错误。为此，引入了绝缘衬底上硅（SILICON ON INSULATOR,SOI）技术，其埋氧层较大程度减小了衬底电子被漏端收集的可能。但由于埋氧层的存在，器件中引入了大面积的二氧化硅/硅（SiO₂/Si）界面，导致在总剂量辐照下产生大量的陷阱和界面态，影响器件性能。同时埋氧层也阻挡了热量的散发，引入了自加热效应，且SOI技术的制造成本也比体硅技术较大。

发明内容

本发明实施例提出了一种体硅MOSFET结构，该结构可以用于MOS器件中，用于解决现有SOI技术中存在的制造成本较大的问题。

一方面，提供了一种体硅MOSFET结构，其特征在于，包括：p⁺层（2）和n^-层（3）；其中，所述p⁺层（2）和所述n^-层（3）直接接触。

在本方案中，p⁺层2采用p⁺掺杂，即，重掺杂，为将n^-层3全耗尽且耗尽区边界尽可能靠近n^-层3，相对于SOI技术而言，降低了成本。并且，本方案中的p⁺层（2）和n^-层（3）能够替代埋氧层，提高了抗总剂量效应能力，并解决了自加热问题。

优选的，所述n^-层（3）使用的材料的禁带超过硅材料的禁带宽度，即，所述n^-层（3）使用的材料为宽禁带材料。

可选的，所述n^-层（3）使用的材料为碳化硅或碳化硅的同质多象变体，可选的，碳化硅的同质多象变体包括：6H-SiC、4H-SiC、和3C-SiC。经过仿真试验可知，当n^-层（3）的材料为SiC时，体硅MOSFET结构的性能和SOI技术获得的MOSFET结构的性能相当，而体硅MOSFET结构的成本则比SOI技术获得的MOSFET结构要低得多。并且，n^-层3使用的SiC为宽禁带材料，可很大程度阻止下方的电子越过n^-层3被漏端收集，且SiC具有很高的临界位移能，在SiC材料中由辐照而产生的电子空穴对要比辐照在体硅材料中产生的电子空穴对数目少很多。

优选的，所述n^-层（3）的掺杂浓度为1×10¹⁵cm^-3，所述p⁺层（2）的掺杂浓度为6×10¹⁸cm^-3-1×10¹⁹cm^-3。掺杂浓度的单位是个/cm³。

优选的，所述n^-层（3）的厚度为5nm-10nm，所述p⁺层（2）的厚度为30nm-60nm。