[发明专利]层叠陶瓷电容器及其制造方法

说明书

技术领域

本发明涉及陶瓷电介质层和导体层交替层叠而形成的层叠陶瓷电容器及其制造方法。

背景技术

伴随移动电话等的数字电子设备的小型化和薄型化，在电子电路基板等面安装的层叠陶瓷电容器（MLCC：Multi-Layer ceramic capacitor）的小型化和大电容化正在发展。层叠陶瓷电容器具有作为电介质的陶瓷电介质层与作为内部电极的导体层的各层交替层叠而形成的结构。

通常，当电容器的尺寸小时，与电介质相对的内部电极的面积变小，所以关系到静电电容减少。因此，随着芯片尺寸的小型化，为了确保电容器的静电电容，使电介质和内部电极的层变薄，并且使其多层地层叠的高密度层叠化技术不可或缺。

但是，现有技术中，作为温度特性良好的电介质陶瓷，公知有烧结体结晶粒子具有核壳结构的陶瓷。例如，在钛酸钡（BaTiO₃）即主成分中添加包含稀土类元素等的副成分抑制晶粒生长并进行烧制，由此能够获得介电常数的温度变化少的核壳结构的电介质陶瓷（例如参照专利文献1）。

现有技术中，在核壳结构的电介质陶瓷中，在核部的外壳固溶介电常数比较低的副成分形成壳部，因此存在难以得到高介电常数的课题。另外，为了抑制晶粒生长并形成核壳结构，即使利用晶粒直径比较小的尺寸效果，介电常数也被抑制。

另一方面，提出了使具有核壳结构的粒子与粒子结构均匀的粒子（在本申请中将其称为“均匀固溶粒子”）混合，响应小型化和大容量化的要求的层叠陶瓷电容器（例如参照专利文献2）。在此，粒子结构均匀是指，在陶瓷的烧制过程中进行副成分向核内部的固溶扩散，立即成为失去核壳结构的状态。

例如在专利文献2的层叠陶瓷电容器中，选择其烧制温度和烧制时间，以使得在电介质层的任意的截面中，具有核壳结构的粒子和均匀类粒子的面积比以2∶8～4∶6的范围混合存在。由此，能够获得相对介电常数在4500以上、满足JIS标准D的温度特性。

现有技术文献

专利文献1：日本特开2004－345927号公报

专利文献2：日本特开2001－15374号公报

发明内容

发明想要解决的课题

近年来，作为面向高端规格的产品，进一步要求大容量（例如电介质层的厚度为2μm以下、相对介电常数为5000以上），并且具有良好的温度特性（例如与EIA标准X5R相当）的层叠陶瓷电容器。

在电介质层中核壳粒子和均匀类粒子混合存在的现有的层叠陶瓷电容器中，具有电介质层的厚度越薄，电容的温度变化特性（TCC：temperature coefficient of capacitance）越恶化的倾向。例如，在专利文献2中公开的条件中，在使电介质层的厚度从4.0μm薄层化至3.0μm的情况下，TCC（20℃～85℃）恶化大约5%点，已经不满足X5R标准。

本发明是为了解决该课题而完成的，目的在于提供一种即使在使陶瓷电介质层的厚度薄层化至例如2μm以下的情况下，也具有高介电常数且具有良好的温度特性的层叠陶瓷电容器，并且，提供制造这样的层叠陶瓷电容器的方法。

用于解决问题的技术方案

为了解决上述课题，本发明的层叠陶瓷电容器，其通过将陶瓷电介质层和导体层交替层叠而形成，该层叠陶瓷电容器中，上述陶瓷电介质层由包含具有核壳结构的核壳粒子和均匀地进行了固溶的均匀固溶粒子的烧结体粒子形成，上述核壳粒子相对构成上述陶瓷电介质层的烧结体粒子整体所占的面积比率为5～15%，将上述核壳粒子和上述均匀固溶粒子合计的烧结体粒子整体的平均粒径为0.3～0.5μm。

上述层叠陶瓷电容器优选烧制后的上述导体层间的上述陶瓷电介质层的厚度为2.0μm以下，优选上述陶瓷电介质层的厚度为1.2μm以下。

另外，本发明的层叠陶瓷电容器的制造方法，该层叠陶瓷电容器通过将陶瓷电介质层和导体层交替层叠而形成，上述制造方法包括：以规定的比例将由相对小径的粒子构成的第一粒径的主成分粉末和由相对大径的粒子构成的第二粒径的主成分粉末混合的步骤；对上述第一粒径和第二粒径的主成分粉末添加固溶副成分粉末调制电介质原料粉末的步骤；涂敷上述电介质原料粉末制作生片的步骤；在上述生片上配置导电膏，分别形成与左右2极的电极相对应的电极图案的步骤：以上述左右2极的电极图案交替的方式层叠上述生片的步骤；和烧制上述生片的层叠体，以使核壳粒子相对构成上述陶瓷电介质层的烧结体粒子整体所占的面积比率为5～15%，并且使将上述核壳粒子和均匀固溶粒子合计的烧结体粒子整体的平均粒径为0.3～0.5μm的步骤。