[发明专利]半导体存储器装置和电子装置

说明书

技术领域

这里论述的实施例涉及半导体存储器装置和电子装置。

背景技术

最近，提出了一种电子装置，其上例如安装有CPU(中央处理单元)和GPU(图形处理单元)。

在这种电子装置中，安装了相同规格的多个存储器装置，这多个存储器装置之一被用于例如CPU，并且这多个存储器装置中的其他的被用于例如GPU。

相关参考文献如下：

日本特开专利公布No.2000-40375；

日本特开专利公布No.Hei6-332797；

日本特开专利公布No.2000-30457；以及

日本特开专利公布No.2004-118915。

然而，这种电子装置并不总是足够便宜的，并且成本降低是需要的。

发明内容

本发明的一个目的是提供一种能够实现成本降低的半导体存储器装置，以及使用这种半导体存储器装置的电子装置。

根据实施例的一个方面，一种半导体存储器装置包括：多个存储器块；与该多个存储器块分别相关联地设置的多条总线线路；多个输入/输出端口；选择器，该选择器选择性地将该多条总线线路中的每一条连接到该多个输入/输出端口中的任一个；以及设定单元，该设定单元设定该选择器的连接。

根据实施例的另一方面，一种电子装置包括：半导体存储器装置，该半导体存储器装置包括：多个存储器块；与该多个存储器块分别相关联地设置的多条总线线路；多个输入/输出端口；选择器，该选择器选择性地将该多条总线线路中的每一条连接到该多个输入/输出端口中的任一个；以及设定单元，该设定单元设定该选择器的连接；以及多个处理单元，该选择器被设定成使得从该多个处理单元中的一个处理单元访问的存储器块和从该多个处理单元中的其他处理单元访问的存储器块是彼此不同的。

附图说明

图1是根据第一实施例的电子装置的框图；

图2是根据第一实施例的半导体存储器装置的框图；

图3是概念性地示出根据第一实施例的半导体存储器装置的用于通道A的选择器的构造的电路图；

图4是概念性地示出根据第一实施例的半导体存储器装置的用于通道B的选择器的构造的电路图；

图5是设在根据第一实施例的半导体存储器装置的用于通道A的选择器的开关中的传输门的视图；

图6是设在根据第一实施例的半导体存储器装置的用于通道B的选择器的开关中的传输门的视图；

图7至图11是根据第一实施例的半导体存储器装置的设定单元的电路图；

图12是根据第一实施例的半导体存储器装置的设定表；

图13是根据第一实施例的半导体存储器装置的电源控制电路；

图14是根据第一实施例的电子装置的操作的流程图；

图15是根据第二实施例的电子装置的框图；

图16是根据第二实施例的电子装置的操作的流程图；

图17是根据第三实施例的电子装置的平面图；

图18是根据第三实施例的电子装置的操作的流程图；

图19A至图22是根据第四实施例的半导体存储器装置的熔丝设定电路的电路图；并且

图23是示出启动器信号STTX的时间图；并且

图24是根据第四实施例的半导体存储器装置的设定表。

具体实施方式

如上所述，在所提出的电子装置中，使用了相同规格的多个存储器装置，这多个存储器装置之一被用于例如CPU，并且这多个存储器装置中的其他的被用于例如GPU。

例如，当CPU要求的存储器容量是96兆比特，并且GPU要求的存储器容量是32兆比特时，96兆比特的2个存储器被用于满足更大的存储器容量。

在所提出的电子装置中，虽然CPU和GPU要求的总存储器容量是例如128兆比特，但安装了192兆比特的存储器，这使得电子装置昂贵。

[a]第一实施例

将参考图1至图14来描述根据第一实施例的半导体存储器装置和电子装置。图1是根据第一实施例的电子装置的框图。

如图1中所示，根据本实施例的电子装置例如包括半导体存储器装置10和SOC(片上系统)12。

在该SOC中，一系列功能(系统)被集成在一个半导体芯片上。

在SOC12中，例如，设有CPU14、GPU16和存储器控制器18a、18b。