[发明专利]半导体装置

说明书

相关申请的交叉引用

2012年9月26日提出的第2012-212443号日本专利申请的公开（包括说明书、附图和摘要）的全部内容通过引用结合于此。

技术领域

本发明涉及这样的半导体装置，其优选地用在例如具有电源电路的半导体集成电路装置中。

背景技术

具有电源电路的半导体集成电路装置通常设有通过降低从半导体装置外部供给的电源电压（外部电源电压）来生成受控的内部电源电压的电源电路。通常，电源电路包括驱动晶体管、分压电路、参考电压电路和误差放大器。驱动晶体管被耦接在接收外部电源电压的电源配线和供给内部电源电压的电源配线之间。根据在从分压电路输出的内部电源电压的分压电压和从参考电压电路输出的参考电压之间的差电压，误差放大器控制要施加到控制晶体管的控制电极（栅极）的电压。

专利文献1公开一种具有用于比较参考电压和输出电压的比较电路以及用于相对于外部供给电压的波动将输出电压的波动抑制到预定范围内的电路的电源电路。该电路具有晶体管，该晶体管电流镜耦接到用于在外部电源电压发生波动的情况下控制输出电压的开关MOS（金属氧化物半导体）晶体管，并控制开关MOS晶体管以便跟随外部电源电压的波动。

相关的技术文献

专利文献

专利文献1：日本未经审查的第2003-330555号专利公开。

发明内容

在半导体装置中，存在外部电源电压的电平大幅度波动的可能性。例如，在外部电源电压被设置为低于正常工作模式下的电压的低功耗模式下的电压的情况下，或者在外部电源电压发生不希望的波动的情况下，发生如上文所述的电压电平波动。

在这种情况下，存在由于外部电源电压的波动的影响导致的驱动晶体管的驱动电流变化的可能性，从而使内部电源电压升高，并且这种状态持续较长时间。当这种现象发生时，可能在接收内部电源电压的供给的电路组中发生有关耐压的问题。

从说明书的描述和附图中，其他课题和新颖特征将变得清楚。

作为实施例的一种半导体装置包括：第一电源配线、第二电源配线、驱动晶体管、误差放大器和箝位电路。第一电源配线接收第一DC电压的供给。第二电源配线传输低于第一DC电压的第二DC电压。驱动晶体管被耦接在第一电源配线和第二电源配线之间，并且将根据控制电极的电压的驱动电流从第一电源配线供给到第二电源配线。误差放大器基于在参考电压和第二DC电压之间的差电压，使控制电极的电压或者向在增大驱动电流的方向上的第一电压变化或者向在减小驱动电流的方向上的第二电压变化。当第二DC电压超过高于参考电压的预定电压时，箝位电路使控制电极的电压向第二电压变化。

在此实施例中，当内部电源电压升高时，通过箝位电路，驱动晶体管的驱动电流能够被减小。因此，与误差放大器的反馈控制相比，升高的内部电源电压能够被更快速地减小。结果，能够防止在接收内部电源电压的供给的电路组中的有关耐压的问题的发生。

附图说明

图1是示意性地示出根据一实施例的半导体装置的结构的框图。

图2是示出作为比较示例的电源电路的结构示例的框图。

图3是用于说明图2中示出的电源电路中发生的问题的波形图。

图4是用于说明根据第一实施例的电源电路的结构示例的框图。

图5是示出图4中示出的箝位电路的结构示例的电路图。

图6是用于说明根据第一实施例的电源电路的工作的波形图。

图7是示出箝位电路的结构的变形的电路图。

图8是用于说明根据第二实施例的电源电路的结构示例的框图。

图9是用于说明根据第二实施例的电源电路的工作的波形图。

图10是示出图8中示出的箝位电路的第一结构示例的电路图。

图11是示出图8中示出的箝位电路的第二结构示例的电路图。

具体实施方式

在下文中，将参考附图具体描述实施例。相同的附图标记被指定给相同或相应的部分，并且它们的描述将不被重复。

半导体装置的示意性结构

图1是示意性地示出作为实施例的半导体装置10的结构的框图。

参考图1，半导体装置10包括外部电源配线20、内部电源配线21、电源配线30、内部电路40和50以及电源电路（VDC：降压转换器）100。外部电源配线20对应于“第一电源配线”的示例，内部电源配线21对应于“第二电源配线”的示例。