[发明专利]用于先进后端工艺线互连的组合大马士革和减薄金属刻蚀的系统及方法

权利要求书

1.一种方法，包括：

在衬底上形成第一金属迹线和第二金属迹线；

在所述第一金属迹线和所述第二金属迹线之上形成金属间电介质层；

通过刻蚀所述金属间电介质层来形成暴露所述第一金属迹线和所述第二金属迹线的第一沟槽；

在所述第一金属迹线和所述第二金属迹线上的所述第一沟槽中沉积第一导电材料；以及

通过刻蚀所述第一导电材料在所述第一金属层中形成第二沟槽，所述第二沟槽通过所述第一导电材料限定第一导电插塞和第二导电插塞，所述第一导电插塞电连接至所述第一金属迹线，所述第二导电插塞电连接至所述第二金属迹线并且与所述第一导电插塞电隔离。

2.如权利要求1所述的方法，包括：在所述第二沟槽的侧壁上和在所述第一导电插塞和所述第二导电插塞的相应顶表面上形成密封电介质层。

3.如权利要求2所述的方法，其中，所述密封电介质层在所述第一导电插塞和所述第二导电插塞之间的所述第二沟槽中限定了中空空间。

4.如权利要求3所述的方法，包括：在所述第一金属间电介质层和所述密封电介质层之上沉积第二金属间电介质层，在沉积所述第二金属间电介质层之后所述第二沟槽中的所述中空空间保留。

5.如权利要求1所述的方法，其中所述密封电介质层包括氮化硅。

6.如权利要求1所述的方法，其中形成所述第二沟槽包括通过所述第一导电材料限定第三金属迹线和第四金属迹线，所述第一导电插塞将所述第一金属迹线电耦合至所述第三金属迹线，所述第二导电插塞将所述第二金属迹线电耦合至所述第四金属迹线。

7.如权利要求1所述的方法，包括：

在第二金属间电介质层之上形成所述第一金属间电介质层，所述第二金属间电介质层位于所述第一金属迹线和所述第二金属迹线之上；

在所述第一金属迹线和所述第二金属迹线之上的所述第二金属间电介质层上形成第三金属迹线和第四金属迹线；以及

通过刻蚀所述第一金属间电介质层和所述第二金属间电介质层来形成所述第一沟槽。

8.一种集成电路裸片，包括：

半导体衬底；

所述半导体衬底中的多个晶体管；

位于所述半导体衬底之上的第一金属迹线和第二金属迹线；

在所述第一金属迹线和所述第二金属迹线之上的第一金属间电介质层；

在所述第一金属间电介质层中的第一孔隙；

在所述第一孔隙中的导电材料；以及

在所述导电材料中的第二孔隙，所述第二孔隙通过所述导电材料限定彼此隔离的第一导电插塞和第二导电插塞，所述第一导电插塞与所述第一金属迹线电接触，所述第二导电插塞与所述第二金属迹线电接触。

9.如权利要求8所述的集成电路裸片，包括在所述第二孔隙中的在所述第一导电插塞和所述第二导电插塞的侧壁上的密封电介质层，所述密封电介质层是与所述第一金属间电介质层不同的材料。

10.如权利要求9所述的集成电路裸片，其中，所述密封电介质层在所述第一导电插塞和所述第二导电插塞之间的所述第二孔隙中限定了中空空间。

11.如权利要求10所述的集成电路裸片，包括在所述第一金属间电介质层和所述密封电介质层之上的第二金属间电介质层。

12.如权利要求9所述的集成电路裸片，其中所述密封电介质层包括氮化硅。

13.如权利要求8所述的集成电路裸片，其中所述导电材料是铜。

14.如权利要求8所述的集成电路裸片，包括：

第二金属间电介质层，所述第二金属间电介质层位于所述第一金属迹线和所述第二金属迹线之上并且位于所述第一金属间电介质层之下；

在所述第一金属迹线和所述第二金属迹线之上的所述第二金属间电介质层上形成第三金属迹线和第四金属迹线；以及

通过刻蚀所述第一金属间电介质层和所述第二金属间电介质层来形成所述第一孔隙。