[发明专利]一种用于实时频谱轨迹处理的装置及方法

说明书

技术领域

本发明涉及一种用于实时频谱轨迹处理的装置及方法。

背景技术

现代微波实时频谱分析仪通过超外差变频将被测微波信号调谐到某一固定中频上，高速模数转换器对中频信号进行数字化和滤波，然后进行高速FFT变换，生成信号频谱轨迹，这些频谱轨迹通过中央处理器进行显示，得到信号频谱图和瀑布图。实时带宽是实时频谱分析仪的核心技术指标，当实时带宽比较小，例如几百KHz，ADC（Analog-to-Digital Converter：模数转换器）转换的数据速率较低，每秒生成的频谱轨迹约几千次，而采用高速数字信号处理器即DSP处理器，通过软件编程方式完成FFT（Fast Fourier Transform：快速傅里叶变换）和频谱数据处理即可达到要求。DSP处理器接收ADC转换的时域数据，进行FFT变换得到信号频谱，DSP处理器与中央处理器之间通过查询或者中断方式，将频谱数据传输到中央处理器，进行频谱显示，DSP处理器与中央处理器之间采用PCI总线或其他数据总线形式传输。当高性能实时频谱分析仪的实时带宽达到上百MHz，通常采用现代高性能的FPGA或ASIC器件来完成实时FFT运算，每秒可以得到几十万帧频谱轨迹，现有技术对这些海量高速实时频谱轨迹的处理效率和传输效率太低，无法满足用户获取丰富实时频谱信息的要求。

因此，现有技术有待于更进一步的改进和发展。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种用于实时频谱轨迹处理的装置及方法，以提高海量高速实时频谱轨迹的处理效率与传输效率，保证了显示的实时频谱轨迹不遗漏任何信号频域事件。

为解决上述技术问题，本发明技术方案包括：

一种用于实时频谱轨迹分析的处理装置，其包括模数转换器，其中，所述模数转换器与一用于实时频谱轨迹分析的可编程逻辑阵列信号处理器通信连接，所述可编程逻辑阵列信号处理器与一中央处理器通信连接，所述中央处理器与一频谱显示屏通信连接，所述中央处理器用于从所述可编程逻辑阵列信号处理器读取实时频谱轨迹，并对频谱图进行显示刷新。

所述的处理装置，其中，所述可编程逻辑阵列信号处理器包括一存储控制器，所述存储控制器分别与显示帧计数器、实时检波器、第一高速存储器、第二高速存储器、所述中央处理器通信连接，所述实时检波器分别与快速傅里叶变换处理器、压缩帧计数器通信连接，所述快速傅里叶变换处理器与所述模数转换器通信连接；所述第一高速存储器与所述第二高速存储器采用乒乓方式，所述显示帧计数器用于记录所述第一高速存储器与所述第二高速存储器中存储经检波处理频谱轨迹的数量，所述实时检波器用于将原始频谱数据处理为对应帧压缩频谱数据。

一种实时频谱轨迹处理方法，其包括以下步骤：

步骤一、依据正整数M、K和N选取原则，确定正整数M、K和N的取值。M、K和N均为正整数，其中M为一帧原始频谱轨迹的数据个数，K为生成一帧压缩频谱数据所需要的原始频谱轨迹的帧数，N为中央处理器从高速存储体中一次读取的压缩频谱数据的帧数。

步骤二、快速傅里叶变换处理器生成L帧原始频谱轨迹，L=K×N，实时检波器从所述快速傅里叶变换处理器读取连续的L帧原始频谱数据，生成N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据。

步骤三、存储控制器将所述N帧压缩频谱数据存储至第一高速存储器，所述第一高速存储器每存储一帧所述一帧压缩频谱数据，则显示帧计数器加一，直至所述显示帧计数器的计数值等于N，则中央处理器通过存储控制器读取N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器置零；

步骤四、与所述步骤三同步的，所述实时检波器从所述快速傅里叶变换处理器读取连续的另一L帧原始频谱数据，生成另N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据。

步骤五、所述存储控制器将所述另N帧压缩频谱数据存储至第二高速存储器，所述第二高速存储器每存储一帧所述一帧压缩频谱数据，则所述显示帧计数器加一，直至所述显示帧计数器的计数值等于N，则所述中央处理器通过存储控制器读取N帧所述另N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器置零；

重复所述步骤二-五，直至所述模数转换器输入的数据处理完毕。

所述的处理方法，其中，所述步骤三具体的还包括：所述存储控制器判断所述显示帧计数器的计数值是否等于N，若为否，则所述存储控制器继续存储所述一帧压缩频谱数据。